第3章-组合逻辑电路

在数字系统中，通常根据逻辑功能的不同，将数字电路分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路是具有一组输出和一组输入的非记忆性逻辑电路。组合逻辑电路具有以下特点：(1)输出、输入之间没有反馈延时电路；(2)电路中没有记忆元件。

单元导读：组合逻辑电路的分析与设计方法；常用中规模集成组合逻辑电路的功能及使用方法；用中规模集成电路设计组合逻辑电路。

学习重点：用中规模集成电路设计组合逻辑电路。第3章

组合逻辑电路3.1

组合逻辑电路的分析方法和设计方法

组合逻辑电路可以有一个或多个输入端，也可以有一个或多个输出端。其一般框图如图所示。在组合逻辑电路中，数字信号是单向传递的，即只有从输入端到输出端的传递，没有反向传递，所以各输出仅与各输入的即时状态有关。对某个给定的逻辑电路进行分析，目的是为了了解电路的工作特性、逻辑功能、设计思路，或为了评价电路的技术经济指标等。组合逻辑电路的分析框图如图所示。3.1.1组合逻辑电路的分析其步骤是：

1.根据给定的逻辑电路图，写出各输出端的逻辑表达式。

2.将得到的逻辑表达式化简。

3.由简化的逻辑表达式列出真值表。

4.根据真值表和逻辑表达式对电路进行分析，判断该电路所能完成的逻辑功能，作出简要的文字描述，或进行改进设计。例3-1如图所示为一高电平报警电路，试找出其报警和保持正常工作的条件。

解:(1)

由逻辑图写出

逻辑表达式。

(2)

列出真值表。

真值表(3)电路逻辑功能的分析。从表中看出：输入A、B、C中变量取值相同时，输出F=0，电路保持正常工作，否则，输出F=1，发出告警信号。它是一种输入不一致鉴别器，只要输入信号不完全相同，就能判别出来，这类电路在数字系统中是经常遇到的。

组合逻辑电路的设计，是根据给定的功能要求，找出用最少逻辑门来实现该逻辑功能的电路。

其步骤：

1.分析给定的实际逻辑问题，根据设计的逻辑要求列出真值表。

2.根据真值表写出组合逻辑电路的逻辑函数表达式并化简。

3.根据最简输出逻辑函数表达式画逻辑图。3.1.2组合逻辑电路的设计例3-2

设计三位判奇电路解：设A、B、C三个变量中，有奇数个1时，输出

F=1，否则F=0。分析设计要求，列出真值表。

将输出逻辑函数化简后，函数表达式为：真值表

根据输出逻辑函数表达式画出逻辑图。

用文字、符号或者数码表示特定对象的过程都可叫做编码。例如：开运动会给运动员编号、电信局为用户排电话号等都是编码。3.2

编码器和译码器3.2.1编码器

通常编码器有m个输入端(I0-Im-1)，需要编码的信号从此处输入；有n个输出端(Y0-Yn-1)，编码后的二进制信号从此处输出。m与n之间满足m≤2n的关系。编码器还有使能输入端ST，它用于控制编码器是否进行编码；使能输出端YS和优先标志输出端YEX等控制端，它们主要用于编码器间的级联。编码器的功能就是从m个输入信号中选中一个且编成一组二进制代码并行输出。例如：在抢答器电路中将4个抢答器的输出信号编为二进制代码。要求是将4位抢答者的抢答信号(假设分别为A3、A2、A1、A0)，编成二进制代码。根据m≤2n=4的原则，输出两位(n=2)的二进制代码，用F1F0表示。根据设计要求，可列出真值表。编码表由于输入变量互相排斥，即抢答器在任何时刻，只能有一个输入变量为1。根据这一特殊约束条件，只要将输出函数值为1时的输入变量直接加起来就可得到F1、F0的表达式为:

用或门实现该编码器的示意图。由于它有4个输入端，2个输出端，故称为4-2线编码器。

1.ASCII码

ASCII码是一种通用的编码，用于大多数计算机和电子设备中。大多数计算机键盘都以ASCII码为标准。当输入一个字母、数字、符号或者控制命令时，相应的ASCII码就会进入计算机中。ASCII码是一种字母数字混合编码，其中包含字母、数字、标点和其他一些特殊符号。

ASCII码的标准形式是由7位二进制码表示的128种字符和符号。

一、二进制编码器

2.二进制编码器

集成电路二进制编码器74LS148,74LS148是8-3线优先编码器，常用于优先中断系统和键盘编码。74LS148编码器功能表74LS148引脚排列图为了便于级联扩展，74LS148增加了使能端和优先扩展端和。为使能输入端，低电平有效，即只有当=0时，编码器才工作。为选通输出端，输出低电平有效时，表示“电路工作，但无编码输入”。

为扩展输出端，当=0时，只要有编码信号，则

=0，说明有编码信号输入，输出信号是编码输出；=1表示不是编码输出。

1.BCD码

BCD码是一种二进制编码，它将每个十进制数字(0到9)表示成一个4位的二进制数。即：BCD码仅仅表示10个十进制数字。用BCD码表示十进制数时，必须用一个4位编码来表示每个十进制数字。由两个阿拉伯数字构成的十进制数，就需要用两个4位的BCD码来表示；由三个阿拉伯数字构成的十进制数就需要用三个4位的BCD码来表示。依次类推。二、二－十进制编码器

将十进制的0-9个数码编为二进制代码的逻辑电路，称为二－十进制编码器。

BCD码的应用：

BCD码可用作输入码(例如计算器的键盘)。BCD码也能够用于小键盘。每当按下数字小键盘上的某个键时，与小键盘相连的逻辑电路就会产生表示该数字的唯一4位编码。例3-3

键控8421BCD码编码器。解：设S0-S9十个按键代表输入的十个十进制数符号0-9，输入为低电平有效，即某一按键按下，对应的输入信号为0。输出对应的8421码为4位码，所以有四个输出端A、B、C、D。其中GS为控制使能标志，当按下S0-S9任意一个键时，GS=1，表示有信号输入；当S0-S9均没按下时，GS=0，表示没有信号输入，此时的输出代码0000为无效代码。逻辑图如图所示。

在优先编码器中，允许几个信号同时输入，但是电路只对其中优先级别最高的进行编码，而不会对级别低的信号进行编码，该电路称为优先编码器。常用的优先编码器有8线－3线优先编码器74LS148，10线－4线8421BCD优先编码器74LS147等。

二－十进制优先编码器是将十进制的10个数码0、1、2、3、4、5、6、7、8、9(或其他十个信息)编成二进制代码的逻辑电路。这种二进制代码又称为二－十进制代码，简称BCD码。又称为10线－4线编码器.三、优先编码器

-为编码信号输入端，输入低电平0有效，表示有编码请求；输入高电平1无效，表示无编码请求。编码为高位优先。-

为数码输出端，反码形式(1111相当于0000)。74LS147只有10种输出状态：1111-0110，其反码为0000-1001。74LS147引脚图74LS147功能表

译码是编码的逆过程。译码则是将表示特定意义的二进制代码翻译出来。实现译码功能的电路称为译码器。译码器输入为二进制代码，输出为与输入代码对应的特定信息。译码器有二进制译码器、二－十进制译码器等。3.2.2译码器

把二进制代码的各种状态，按照其原意翻译成对应输出信号的电路，称为二进制译码器。二进制译码器又称全译码器，它有n个输入端，2n个输出端，对应每一种输入组合，只有一个输出端是有效电平，其他输出端均为无效电平。

设输入是3位二进制代码A2、A1、A0，由于n=3，而三位二进制代码可表示8种不同的状态，所以输出必须是8个译码信号，设8个输出信号分别为Y0、Y1……Y7。一、二进制译码器据二进制译码器的功能，可列出三位二进制译码器的真值表。三位二进制译码器的真值表逻辑表达式：

根据上述逻辑表达式画出的逻辑图：三位二进制译码器

74LS138有3个输入端，8个输出端，因此称为3-8线译码器。有3个使能控制端STA、

和

，STA高电平有效，、

低电平有效，即当STA=1，

时，译码器译码，根据输入A0-A2组合，译码输出低电平有效。3个使能控制端只要有一个无效，芯片禁止译码，输出全1。

74LS138是3线-8线译码器。74LS138功能表输出逻辑表达式把二－十进制代码翻译成10个十进制数字信号的电路，称为二－十进制译码器。又称为4线－10线译码器。8421码译码器的真值表二、二－十进制译码器

各输出函数的表达式：注：如果要输出为反变量，即为低电平有效，则只要将图所示电路中的与门换成与非门即可。

8421BCD码译码器的逻辑图：

图中的A3、A2、A1、A0为输入端，

-为输出端，低电平有效。

74LS42是二－十进制译码器，又称4线－10线译码器。74LS42逻辑符号及引脚排列图：

当输入BCD码0000-1001时，十进制译码输出低电平有效；当输入1010-1111时，输出均为高电平，因此电路有拒绝无效码(又称伪码)输入的功能。若将最高位输入A3作为使能端，输出和不用时，则74LS42可作3线－8线译码器使用。74LS42功能表

在各种数字设备中，经常需要将数字、文字和符号直观地显示出来，供人们直接读取结果，或用来监视数字系统的工作情况。因此，显示电路是许多数字设备中必不可少的部分。用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来，各种电路称为显示译码器。

显示译码器主要由译码器和译码驱动器两部分组成，通常这两者都集成在一块芯片中。

一般输入为二－十进制代码，其输出的信号用于驱动显示器件，显示出十进制数字来。3.3

数码显示器和译码驱动器LED数码管

数码显示器：在数字电路中最常用的有二极管显示器(LED)，液晶显示器(LCD)、荧光数码管等。常见的是七段LED数码显示器俗称数码管，其工作原理是将要显示的十进制数码分成七段，每段为一个发光二极管，利用不同发光段的组合来显示不同的数字。在显示应用领域，BCD码可以转换成七段码格式，这在数字显示器件中很常见。某些系统按照规则二进制的形式处理数据，然后将结果转换成BCD码进行显示。二－十进制七段显示译码器的真值表74LS48为高电平有效二－十进制译码器，用于驱动共阴极的LED显示器。熄灭输入信号灯测试信号灭“0”输入和灭“0”输出灭零输入/动态灭零输出端

几种驱动显示器电路：假如有多路信息需要通过一条线路传输或多路信息需要逐个处理，这时就要有一个电路，它能选择某个信息而排斥其他信息，称作数据选择。反之，把一路信息逐个安排到各输出端去，叫做数据分配。能完成上述功能的电路称为数据选择器和数据分配器。它们分别安装在线路的两端。3.4

数据选择器和数据分配器线路上的选择器和分配器

数据选择器有2选1、4选1、8选1等电路形式。

4选1数据选择器有4个输入数据D0-D3，一个数据输出端Y。A1、A0是两个选择控制信号或地址输入信号，当A1、A0取值分别为00、01、10、11时，分别选择数据D0、D1、D2、D3从Y

输出。输出Y的逻辑表达式为：随着A1、A0取值不同，被打开的与门也随之变化，3.4.1

数据选择器而只有加在被打开与门输入端的数据才能传送到输出端，所以A1、A0也称为地址码或地址控制信号。4选1数据选择器的真值表逻辑图常用的集成数据选择器有：①二位四选一数据选择器74LS153；②四位二选一数据选择器74LS157；③八选一数据选择器74LS151；④十六选一数据选择器74LS150。

D0-D3为数据输入端，其个数称为通道数；A1、A0是地址输入，为两个数据选择器共用。地址输入端n与通道数N应满足N=2n。数据A1、A0取值组合，输出Y选取D0-D3中的一路数据进行传输；使能端又称选通端，低电平有效。当=1时，Y=0，数据选择器关闭；当

=0时，地址A1A0依次改变；由00→01→10→11，则选择器将依次输出D0→D1→D2→D3，这样便将同时并行输入的代码转变为依次输出的串行代码。

74LS153功能表

8选1数据选择器74LS151

D0-D7是数据输入端，W是原码输出端，A0、A1、A2是三位地址码，是使能端，低电平有效。将一路数据分配到多路装置的电路称为数据分配器。能够将串行数据变为并行数据输出，又称多路解调器。其逻辑功能与数据选择器相反，它将一个输入数据分时传送到多个输出端输出，也就是一路输入，多路输出。通常数据分配器有1根输入线，n根选择控制线和2n根输出线，称为1路－2n路数据分配器。3.4.2数据分配器真值表1路－4路数据分配器逻辑图1路－4路数据分配器逻辑表达式为

用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。1位数值比较器设：输入A、B为两个二进制数，当A＞B时，L1＝1；

A＜B时，L2＝1；

A＝B时，L3＝1。

逻辑表达式逻辑图真值表3.4.3数值比较器两种集成数值比较器的引脚排列图：

在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。

产生竞争冒险的原因：主要是门电路的延迟时间产生的。3.5

组合电路中的竞争与冒险3.5.1产生竞争冒险的原因产生正、负跳变脉冲的竞争冒险

在输入变量每次只有一个改变状态的简单情况下，可以通过逻辑函数式判断组合逻辑电路中是否有竞争冒险存在。只要输出函数在一定条件下能简化成或就可判定存在竞争冒险。3.5.2竞争冒险的判别与识别一、代数法判断

凡是函数卡诺图中存在相切而不相交的方格群的逻辑函数，都存在竞争冒险现象。卡诺图中，有圈相切，则存在竞争冒险。二、用卡诺图法判断

在电路输入端加入所有可能发生状态变化的波形，观察输出端是否出现高电平窄脉冲或低电平窄脉冲，这种方法比较直观可靠。

通过在计算机上运行数字电路的模拟程序，能够迅速查出电路是否会存在竞争冒险现象。三、实验法判断四、使用计算机辅助分析手段判断

在组合电路输出门的某一输入端加入一个选通信号，可以有效地消除任何冒险现象。当选通信号为“0”时，输出门一直为1，此时电路的冒险不会出现在输出端。待电路稳定后，才让选通信号为“1”，使输出为稳定状态的值，即反映真值表确定的逻辑功能。

由于竞争冒险现象所产生的干扰脉冲非常窄，所以可在逻辑门的输出端接一个容量很小的滤波电容来加以消除，其容量为4-20pF之间。3.5.3消除竞争冒险的方法一、接滤波电容二、增加选通电路例：，在B=C=1时，，当A的状态发生变化时，将产生竞争冒险现象。如果在函数式中增加一个冗余项BC，则函数表达式变成则当B=C=1时，无论A如何变化，输出F始终为1，从而消除了竞争冒险现象。可以说，从逻辑上看BC项对于函数F是多余的，所以称之为冗余项。三、增加冗余项，修改逻辑设计3.6

组合逻辑电路实践3.6.1

组合逻辑实践电路例3-4用译码器和门电路构成一位全加器，它能将两个二进制数及来自低位的进位数进行相加，并产生和数与进位数。一、一位全加器解：分析设计要求，列出真值表。设二进制数在第i位相加，输入变量分别为被加数Ai、加数Bi，来自低位的进位数Ci-1。输出函数分别为本位和Si、向相邻高位的进位数Ci。全加器的标准输出与－或表达式为：真值表

将逻辑函数Si、Ci与74LS138的输出表达式进行比较。设Ai=A2、Bi=A1、Ci-1=A0。得：连线图例3-5

用双4选1数据选择器74LS153和门电路构成一位全加器。

解：设计过程同上。

全加器的输出逻辑函数表达式为：

写出数据选择器的输出逻辑函数。74LS153的输出逻辑函数式为：

将全加器的输出逻辑函数式与数据选择器的输出逻辑函数式进行比较。设Si=1Y，Ai=A1，Bi=A0时，则：

设Ci=2Y，Ai=A1，Bi=A0时，则：半加器和全加器的逻辑符号连线图：

全加器逻辑：

一个全加器可以用两个半加器和一个或门实现，如图3.36所示。图中，第二个半加器把第一个半加器的输出和项与进位输入项相加，或门把两个半加器的进位输出项结合起来，得到最终的进位输出。用两个半加器和一个或门构成一个全加器。全加器可以一次完成带输入进位的两位加法。但是在大多数应用中，需要实现4、8、16或32位的二进制数加法运算。为了完成两个二进制数的加法，每一位都需要一个全加器。

并行二进制加法器：

是一种由两个或多个全加器构成的逻辑电路，用于完成两个二进制数的加法。4个全加器可以实现两个4位数的加法运算。4位并行二进制加法器例3-6

完成下面两个4位二进制数的加法，并用并行二进制加法器实现两者的加法运算：

解：把两个加数输入并行加法器，所得结果如图。

并行二进制加法器每次只能完成两个数的加法。若要完成多个数的加法，则需要按顺序两两相加。解：输入：A、B、C；输出：Z。同意用1表示，不同意用0表示，方案通过用1表示，否定用0表示，列逻辑函数的表达式为：真值表例3-7试用数据选择器实现三人多数表决器电路。二、实现多个数相加

由于逻辑函数Z中有A、B、C三个变量，所以，可以利用8选1数据选择器实现。

写出8选1数据选择器的输出表达式Z′：

比较Z和Z′两式中最小项的对应关系。设Z=Z′，A=A2，B=A1，C=A0。Z′式中包含Z式中的最小项时，数据取1，不包含Z式中的最小项时，数据取0。由此得：

用数据选择器实现三人多数表决器电路。例3-8用74LS151实现组合逻辑电路逻辑功能。

对输入为三变量的组合逻辑电路，既可以用基本门电路实现，也可以利用74LS151实现，且后一方法可使电路简单，可靠性好。例如：实现例3-9

用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄3种，3种灯分别单独工作或黄、绿灯同时工作时属正常情况，其他情况均属故障，出现故障时输出报警信号。

解：

(1)

根据逻辑要求列真值表。设红、绿、黄灯分别用A、B、C表示，灯亮时其值为1，灯灭时其值为0；输出报警信号用Y表示，灯正常工作时其值为0，灯出现故障时其值为1。(2)

写逻辑表达式并化简。(3)画逻辑图。真值表连线图

(1)用2片74LS00组成逻辑电路。为便于接线和检查，在图中要注明芯片编号及在图中要注明芯片编号及各引脚对应的编号。

(2)图中A、B、C接逻辑电平开关，Y1、Y2接发光管电平显示。3.6.2

组合逻辑电路功能测试一、组合逻辑电路的功能测试

(3)改变A、B、C的状态填表并写出Y1、Y2逻辑表达式。

(4)将运算结果与测试结果比较。

(1)74LS183功能测试

图中Ai、Bi为加数，Ci-1为低位的进位，Si为和数，Ci为本位的进位。测试该芯片的功能，并将结果列成真值表形式。二、一位全加器74LS183功能测试及应用

(2)74LS183芯片构成的电路如图所示。在A、B、C、D、E端输入不同的逻辑状态，观察并记录输出F的相应状态。结果列成真值表的形式，并说明电路实现何种功能？

用74LS183芯片接成图所示电路。改变输入的状态，观察并记录输出Z的变化。说明电路实现什么功能。

用74LS283芯片构成的码制变换电路如图所示。

图中DCBA端输入8421BCD码，观察芯片的输出Y4Y3Y2Y1相应的状态，说明此电路实现哪种码制的变换。三、四位超前进位全加器74LS283功能测试及应用12位数值比较器电路四、测量BCD七段译码器74LS247的逻辑功能将带有74LS247电路和BCD七段译码器的测试板的输入信号D、C、B、A分别接至逻辑电平，由四个逻辑开关提供逻辑电平。端也接入逻辑电平，当使用时，端接电平显示。测试74LS247的译码功能，和端都悬空或接“1”，然后根据BCD码改变D、C、B、A，将数码管的显示结果填入表中。五、测试74LS138的逻辑功能六、验证74LS151的逻辑功能七、验证4539的逻辑功能

将双2-4线译码器转换为3-8线译码器。

(1)画出转换电路图。

(2)接线并验证设计是否正确。

(3)设计并填写该3-8线译码器功能表，画出输入、输出波形。八、译码器转换(1