计算机组成原理

1、计算机硬件的主要指标包括 （多选）ACD机器宇长总线宽度存储容量运算速度2、下列哪些是计算机组成讨论的问题 ？ABD如何分析指令如何实现乘法指令程序编写规如何取指令3、主存和CPU之间增加高速缓冲存储器的目的是 （）ABCD解决CPU和主存之间的速度匹配问题扩大主存容量即扩大主存容量又提高存取速度即扩大主存容量又加快 CPU读取速度4、 以下哪几个部件是CPU的必要组成部分？BD总线控制单元存储器算术逻辑单元5、 控制器的组成部分有ABD程序计数器指令寄存器地址寄存器控制单元6、存放在存储器中的数据按照访问 A地址指针哈希索引7、 下列语句中，表述错误的是C1KB=1024B1KB=1024*8B1MB=1024KB1MB=1024*1024B翻译并执行源&只有当程序要执行时，它才会将源程序翻译成机器语言,而且一次只能读取、程序中的一行语句，此程序称为B翻译并执行源目标程序解释程序汇编程序编译程序9、一片2MB的磁盘能存储多大的数据 C10人(-6)字节2A21位2A21宇节10A6字节10、 对于32位的计算机，一个宇节由几位组成ATOC\o"1-5"\h\z832无法确定161、随着硬件技术的发展，计算机的电子器件推出新，各种类型和用途的计算机也是琳琅满目但所有种类计算机依然具有”存储程序”的特点，最早提出这种概念的是 B巴贝奇(ChArlesBABBAge)诺依曼(VonNeumAnn)贝尔(Bell)图炅(AlAnMAthisonTuring)2、 下列器件中，是16位处理器DIntel80486IntelP6000IntelCore17Intel80863、 以下缩写中，不是寄存器的是ATOC\o"1-5"\h\zCUMQIRACC4、现代的计算机结构与典型的诺依曼计算机结构的区别是现代计算机已转化为以为中 D外围设备运算器控制器存储器5、汇编语言与机器语言的对应关系为 C多对多对多一对一一对多6、计算机中那一部分负责指令译码 ?C输入输出译码电路算术逻辑单元控制单元存储器译码电路7、当前指令被存放在哪里？ATOC\o"1-5"\h\zIRMARPCMDR&以下语言中哪一种在计算机上执行最快 ？DpythonC++JAVA汇编语言9、诺依曼机工作方式的基本特点是 B堆栈操作按地址访问并顺序执行指令存储器按容选择地址无正确答案10、以下哪个术语不是用来评价 CPU的性能BMIPSMARCPIFLOPS11、计算机系统是一个由硬件，软件组成的多级层次结构，它在各个层次上可以抽象为不同的机器，通常可抽象为微程序机器MO（微指令系统卜传统机器M1（机器语言机器）、虚拟机器M2（操作系统机器）、虚拟机器M3（汇编语言机器卜虚拟机器M4（高级语言机器），其中微程序机器MO（微指令系统）的执行的功能是:A由硬件直接执行微指令用汇编程序翻译成机器语言程序用机器语言解释操作系统用微程序解释机器指令速度12计算机系统中有很多条指令，不同指令主机完成一条指令的过程也不尽相同 ，以下是某指令的执行过程.C存数指令乘法指令取数指令加法指令13、计算机的运算速度与许多因素有关 ，如机器的主频、执行什么样的操作等。 MIPS是衡量计算机运行速度普遍采用的计量单位。 假想，机器A每秒能执行200万条指令，记做2MIPS,机器B每秒能执行500万条指令，记做5MIPS。在这两台机器上，运行同-程序时，两条机器上所用时间 BB机器用的时间短无法确定A机器用的时间短A机器B机器所用时间相同14、计算机硬件的主要指标包括(多选)ACD机器宇长总线宽度运算度存储容量15、(1)按摩尔定律，微芯片上集成的晶体管数目每 3年翻(4)倍。(2)世界上第一个8位通用微处理器是(1974)年问世的(答案格式如：1964)。⑶第一台微型计算机(IBMPC)是(1979)年问世的(答案格式如：1964)。1、相对于单总线结构，多总线结构解决了—速度不匹配的问题。B地址总线与数据总线CPU主存与V/O设备间寄存器与ALUI/O设备间2、总线通信控制的四种方式不包括 D异步通信半同步通信同步通信DMA通信3、衡量总线本身所能达到最高传输速率的重要指标是 A总线带宽信号线数总线宽度总线复用4、 "BS总线忙”信号的建立者是DCPU总线控制器发起总线请求的设备获得总线控制权的设备5、在计数器定时查询方式下 ，若每次计数都是从0开始，则C无法确定设备优先级设备号越大优先级越高设备号越小优先级越高每个设备的优先级相同

6、在三种集中式总线控制中， （）方式对电路故障最敏感。 C独立请求计数器式定时查询链式查询都一样7、总线的异步通信方式是A.B.7、总线的异步通信方式是A.B.C.D.不采用时钟信号不采用时钟信号只采用时钟信号即采用时钟信号A，只采用握手信号，不采用握手信号，不采用握手信号，又采用握手信号8以下为 总线判优方式的接线图 D8以下为 总线判优方式的接线图 D计数器定时查询独立请求方式某种分布式判优链式查询方式9在上图所示读命令中,T3时钟周期执行的操作是 B主模块发出地址从模块提供数据主模块发读命令主模块撤销读命令，从模块撤销数据10、系统总线是连接计算机各大部件的信息传输线 ，该总线按传输容的不同又分为数据总线传输总线地址总线控制总线1、下列不属于集中控制优先权仲裁方式的为 D链式查询独立请求方式计时器定时查询同步查询2、下列不属于片总线连接的是 ACPU与存间CPU芯片部寄存器与算逻单元之间寄存器与寄存器间3、在计算机的总线中，不同信号在同一条信号线上分时传输的方式称为 D并行传输串行传输并行或串行传输总线复用ACD4、连接CPU各寄存器、控制器及算数逻辑运算单元等部件的总线统称为片总线控制总线4、连接CPU各寄存器、控制器及算数逻辑运算单元等部件的总线统称为片总线控制总线系统总线数据总线5以下为—总线判优方式的接线图:C«-*nh・R-◎咅比*£臥忤山几卩此独立请求方式链式查询方式计数器定时查询某种分布式判优6下图表示了异步通信中请求与应答的互锁关系下列说确的是11] 必 曲是不互锁(2)是全互锁(3)是半互锁是全互锁(2)是不互锁(3)是是半互锁是半互锁(2)是不互锁(3)是全互锁是不互锁(2)是半互锁(3)是全互锁TOC\o"1-5"\h\z7、下列选项中的英文缩写均为总线标准的是 ADUSBMIPSCPIISA&一个总线传输周期包括几个阶段 ACD结束阶段握手阶段寻址阶段传输阶段TOC\o"1-5"\h\z9、下列选项中的英文缩写均为总线标准的是 ACDISAMIPSPCIAGP10、所谓的三总线结构的计算机中的 三总线”包含ACDDMA总线数据线I/O总线主存总线1、在异步串行传输系统中，假设每秒传输120个数据帧，其字符格式规定包含 1个起始位，7个数据位，1个奇偶校验位，1个终止位，则波特率为C800Bps900Bps1200Bps600Bps2、在异步传输系统中，若字符格式为：1位起始位、8位数据位、1位奇偶校验位、1位终止位,假设波特率为1200Bps，则比特率为B1320Bps872.72Bps1200Bps981.81Bps3、DMA总线用于之间交换信息 CI/O设备间CPU与主存主存与VO设备CPU与I/O设备4、衡量总线本身所能达到最高传输速率的重要指标是 C总线复用总线宽度总线带宽信号线数5、 总线复用方式可以A减少总线号线的数量提高总线的传输带宽增加总线的功能实现并行传输6、通常将完成一次总线操作的时间称为总线周期 ，可以分为4个阶段，一个总线周期各阶段执行的优先次序是A申请分配寻址传数结束申请分配-传数寻址-结束-寻址申请分配传数结束寻址申请分配传数结束7、以下为 总线判优方式的接线图 B

■■Mii.UK早熬谓求£-■■Mii.UK早熬谓求£-性担曰蒂骨链式查询方式独立请求方式某种分布式判优计数器定时查询&控制总线中常见的控制信号包括 ABCD总线请求中断请求存储器写传输响应9、 控总线特性包括ACD电气特性控制特性机械特性时间特性10、按连接部件不同，总线通常可分为以下哪些种 BD地址线系统总线控制线通信总线1、从用户角度，存储器的主要性能指标不包括 C每位价格速度存取方式容量2、某一RAM芯片,其容量为1Kx4位,除电源和接地端外，该芯片引出线的最少数目为：ATOC\o"1-5"\h\z161410123、 下列说法错误的是C动态RAM需要再生,故需配置再生电路动态RAM的价格比静态RAM的价格便宜动态RAM比静态RAM速度稿

D.动态RAM的功耗比静态RAM小4、DRAM的刷新方式，是以为单位进行的CA.存储单元B.列C.行D.行或者列5、一般的虚拟存储器系统是由两级存储器构成AA.主存一辅存B.寄存器缓存C.缓存一主存D.缓存一辅存6、计算机的存储系统米用分级方式主要是为了AA.解决容量、速度、价格三者之间的矛盾。B.方便计算机硬件扩展C.方便硬件更新换代D.方便程序设计人员编程7、下列选项中，一般不属于CPU与主存间连线的是A.地址总线B.扩展总线C.数据总线D.读写控制线8、某存储器容量为32K*16位，则DA.地址线为32根，数据线为16根B.地址线为16根，数据线为32根C.地址线为16根，数据线为15根D.地址线为15根，数据线为16根9、和辅存相比，主存的特点是DA.容量大，速度快，成本低B.容量小，速度快，成本低C.容量大，速度快，成本咼D.容量小，速度快，成本高10、为了提高存储器的带宽，可以米用的方式有ADA.增加存储体B.减少存储体C.缩短存储字长D.增加存储字长11、下列各类存储器中，属于随机存取存储器的是A.CDROMB.DRAMC.HArDDiskD.SRAMBBD12、某机器1的字长为32位,它的每一一个存储字包含 4个可独立寻址的字节,其地址分配如下图（左）所示。某机器2的字长为16位，字地址是2的整数倍，它用低位字节的地址来表示字地址，如下图（右）所示。以下说确的是BCD设地址线24根，对于机器2，按字寻址8M设地址线24根，对于机器1，按字寻址4M设地址线24根，对于机器1,按字节寻址2A24=16M1、 存储宇长都取_C2的倍数（如2,4,6...）无限制8的倍数82、层次主要解决了CPU和主存速度不匹配问题。D无正确答案CPU辅存主存-辅存缓存主存3、 下列存储器中，CPU不能直接访问的是C寄存器CAChe硬盘RAM4、 下列说法错误的是_C动态RAM行、列地址按先后顺序输送，减少了芯片引脚，封装尺寸也减少静态RAM的价格比动态RAM的价格高动态RAM的集成度低于静态RAM的集成度动态RAM的速度比静态RAM的速度低5、 动态RAM的刷新有集中刷新，分散刷新，异步刷新之分。以下为某动态RAM的的刷新时间分配示意图如下它的刷新方式为 A分散刷新集中刷新异步刷新上图不是刷新时间分配图6、以下不属于主存基本组成的是 ACU读写电路存储体译码器7、Intel2114的外特征图，我们可知其存储容量为B2KX4位1Kx4位1Kx4字节1Kx10位8现代计算机常会将图中的―制作在CPU芯片中AMAR和MDR所有器件地址总线、数据总线驱动器、译码器、读写电路9、某计算机机器字长为16位它的存储容量是128KB,按字编址，它的寻址围是ATOC\o"1-5"\h\z64K32K64KB32KB10、下列关于半导体存储器的特点说确的是 BCD存取时间长功耗低具有易失性存取时间短11、以下关于动态RAM和静态RAM刷新操作的描述正确的是BD动态RAM和静态RAM都不需要刷新静态RAM不需要刷新动态RAM和静态RAM都需要刷新动态RAM需要刷新12、 某机器1的字长为32位，它的每一-个存储字包含4个可独立寻址的字节，其地址分配如下图（左）所示。某机器2的字长为16位，字地址是2的整数倍，它用低位字节的地址来表示字地址，如下图（右）所示。以下说确的是BCD

字埴址_ 宁吵址0I234JrX9lbLl咼位字丰地址为字电址咼位字丰地址为字电址1氐位字*地址为字舱址A.设地址线24根，对于机器1，按字寻址8MB.设地址线24根，对于机器2，按字寻址8MC.设地址线24根，对于机器1，按字寻址4MD.设地址线24根，对于机器1,按字节寻址2A24=16M1、若某种编码的最小距离为四，则其检错能力和纠错能力可能为A.检错两位，纠错两位B.检错二位，纠错两位C.检错两位，纠错一位D.检错一位，纠错两位2、设由四个模块组成的四体存储器结构，每个体的存储字长为C16位，存取周期为数据总线宽度为16位，总线传输周期为50ns试求顺序存储和交叉存储的带宽分别为250ns，假__BpsDA.1.6*10A8和6.4*10人7B.6.4*10人8和1.6*10人8C.6.4*10人7和1.6*10人7D.6.4*10人7和1.6*10人83、磁表面存储器的平均寻址时间通常是指 C磁头读写时间寻道时间平均寻道时间+平均等待时间等待时间4、已知接收到的海明码为 0100111（按配偶原则配置）,则欲传送的信息是，D0011TOC\o"1-5"\h\z0100011101015、设机器字长为32位，存储容量为16MB,若按双字编址，其导址围是A2M4M1M8M6、交叉编址的存储器实质能执行独立的语写操作 A并行多个并行，一个串行多个串行，一个7、某存储器容量为16K*16位，则B地址线为32根，数据线为16根地址线为14根，数据线为16根地址线为15根，数据线为16根地址线为16根，数据线为32根&采用八体并行低位交叉存储器，设每个体的存储容量为 32K*16位，存取周期为400ns，总线传输周期为50ns，在下列说法中正确的是 A无正确答案在50ns，存储器能向CPU提供256位二进制信息在50ns，存储器能向CPU提供128位二进制信息在50ns,存储器能向CPU提供512位二进制信息9、EPROM是以下哪种存储器的缩写 A可擦洗可编程只读存储器掩模只读存储器次性编程只读存储器无正确答案10、存储器容量的扩展方式般包含 BCD频率扩展宇扩展位扩展字、位扩展11、在存储器与CPU的连接过程中，以下哪些连线是需要考虑的 ABCD地址线数据线读/写命令线片选线12、以下措施可以提高访存速度的是 ABC采用层次结构CAChe主存调整主存结构采用高速器件都不可以1、由主存地址映射到CAChe地址的常见方式不包括 C全相联映射直接映射分散映射组相联映射2、 假设CPU执行某段程序时，共访问CAChe命中1000次，访问主存20次。已知CAChe的存取周期是20ns,主存的存取周期为100ns。则CAChe主存系统的命中率、命中效率和平均访向时间分别为D0.9800,92.73%,21.568ns

0.9800,92.73%,21.600ns0.9800,92.59%,21.600ns0.9804,92.73%,21.568ns3、主存与缓存地址中都用 B位表示其块宇数即 B=2B反映了块的大小，成B为块长，主存的块数M，与缓存的块数C的关系为B尸・*|尸・*| Mt'L11 Jr 1|£存齢之内笔址1M略大于CM远大于CM与C数值必须严格相等M与C之间无固定大小关系4、 CAChe主要由CAChe存储体，地址映射变换机构，CAChe替换机构几大模块组成。其中CAChe替换机构的作用是D已块为单位存储与主存交换的信息将CPU送来的主存地址转换为CAChe地址将CAChe地址转换为主存地址送到地址总线当CAChe容已满，无法接受来自主存块的信息时，就有本机构，按一定的替换算法来确定应从CAChe移出哪个块返回主存，而把新的主存块调入CAChe5、CAChe的读操作的过程可用如下流程图来描述。 当CPU发出主存地址后，首先判断该存储字是否在CAChe中。若命中，直接访问CAChe,将该宇送至CPU若末命中，则执行操作 DA.CAChe向CPU发出中断，通知其读操作不合法B.只访问主存取出信息送CPUC.将该字所在的主存装入CAChe（由CAChe是否已满，然后再次访问CAChe存取出信息送CPU决定是否执行替换算法腾出空位），D.-方面要访冋主存，将该字传送给CPU与此冋时，要将该字所在的主存块装入CAChe如果此时CAChe已满，就要执行替换算法，腾出空位下图表示出来方式下，主存与缓存中宇块的对应关系 C

jm3r+fjm3r+f1鮭心741+ttr-i‘■LOJfc虬 ”i叩卒块h忙］F业內If«"^*t11旳组相联映射直接映射全相联映射这不是映射关系7、假设某计算机存储系统的主存的地址编址为 M个宇块，每个字块含B个字。则可推知CAChe编址为M个字块BCAChe的每个宇块有B个字CAChe编址为B个宇块CAChe的每个字块有M个字根&假设某计算机的存储系统由 CAChe和主存组成，某程序执行过程中访存 1000次r其中CAChe未命中20次，贝UCAChe的命中率是B2%98%95%9.8%9、在主存和CAChe的几种不同的地址映射方式中 ，CAChe的利用率最高的是C直接映射组相联映射全相联映射都一样10、以下关于CPU与主存之间的缓存描述正确的是 ABC能够缓解CPU与主存之间的速度差异依据程序访问的局部性原理设计能够避免CPU与I/O设备争抢主存为了增加主存的存储容量11、辅助存储器作为主存的后援设备又称为外部存储器 ，简称外存，它与主存一起组成了存储器系统的主存-辅存层次。目前，广泛用于计算机系统的辅助存储器有 BDRAM光盘CPU硬盘12、与采用写回法的系统相比，采用写直达法的算法的特点有 BD对CAChe中一个数据块的多次写操作只需次写入主存CAChe的数据始终与主存保持一致读操作时涉及到对主存的写操作写操作的时间就是访问主存的时间1、下列用到程序局部性原理的替换算法是 A近期最少使用算法先进先出算法随机法都没用到2、 CAChe主要由CAChe存储体，地址映射变换机构，CAChe替换机构几大模块组成。其中CAChe替换机构的作用是D将CAChe地址转换为主存地址送到地址总线将CPU送来的主存地址转换为 CAChe地址已块为单位存储与主存交换的信息当CAChe容已满,无法接受来自主存块的信息时 ，就有本机构，按一定的替换算法来确定应从CAChe移出哪个块返回主存，而把新的主存块调入CAChe3、下图表示出来方式下，主存与缓存中宇块的对应关系 A直接映射组相联映射全相联映射这不是映射关系4、假设某计算机存储系统的主存的地址编址为 M个字块，每个字块含B个字。则可推知DCAChe编址为B个字块CAChe编址为M个字块UCAChe的每个字块有M个字CAChe的每个字块有B个字5、在主存和CAChe的几种不同的地址映射方式中， CAChe的利用率最低的是DA全相联映射B组相联映射C都--样D直接映射6、缓存的地址映射中，若主存中的任一块只能固定映射到某一缓存块中 ，则称作B全相联映射直接映射任意映射组相连映射7、与采用写直达法的系统相比，采用写回法的算法的特点有AB增加了CAChe的复杂性对CAChe中一个数据块的多次写操作只需一次写入主存CAChe的数据始终与主存保持一致写操作的时间就是访问主存的时间&以下关于CPU与主存之间的缓存描述正确的刀三 _BC不能够避免CPU与V0设备争抢主存能够缓解CPU与主存之间的速度差异依据程序访问的局部性原理设计为了增加主存的存储容量9、CAChe的写操作有以下哪几种方法AC写直达法直接映射法写回法全相联映射法10、假设缓存的工作速度为主存的 5倍,缓存的命中率为80%，则采用缓存后，存储器的性能是原来的倍ATOC\o"1-5"\h\z2.7843.57512、假设某计算机的存储系统由 CAChe和主存组成，某程序执行过程中访存 500次，其中CAChe未命中10次，则CAChe的命中率是D2%9.8%95%98%1、输入输出系统的发展概况可表示为 D早期阶段-->具有通道结构的阶段一>具有1O处理机的阶段一>接口模块和DMA阶段早期阶段-->具有通道结构的阶段一>接口模块和DMA阶段一>具有/O处理机的阶段早期阶段一>接口模块和DMA阶段一>具有1/O处理机的阶段一>具有通道结构的阶段早期阶段-->接口模块和DMA阶段->具有通道结构的阶段一>具有VO处理机的阶段2、图中I/O设备与主机的联系方式为D

立即响应无正确答案同步工作异步并行3、当主机发生I/O操作时，CPU和10外设串行工作的控制方式是 A程序查询方式程序中断方式DMA方式三种方式都是4、在程序查询的输入输出系统中 1假设不考虑处理时间，每个查询操作需要100个时钟周期CPU的时钟频率为50MHz。CPU对鼠标每秒进行30次查询，则CPU对鼠标查询所花费的时间比率为—P193D0.01%0.001%0.06%0.006%5•参图I/O设备通常可以分为三类，分别是D主机•*主机•*机織部硬件层、核层、应用层TCPVIPSoCke、MAC字符设备、块设备、网络设备人机交互设备、计算机信息的存储设备、机一机通信设备6、参照图”下面是对设备选择线的描述 A是用来传送设备码的，它的根数取决于I/O指令中设备码的位数。是1/0设备与主机之间数据代码的传送线，其根数 -般等于存储字长的位数或字符的位数，它通常是双向的，也可以是单向的。主要用以传输CPU向设备发送的各种命令信号，如启动、清除、屏蔽、读、写等。它是一组单线总线，其根数与命令信号多少有关。是将I/O设备的状态向主机报告的信号线， 例如，设备是否准备就绪，是否向CPU发出中断请求等。它也是一组单线总线。7、图中的I/O总线包括数据线、设备选择线、命令线和状态线。下面是对状态线的描述 B是I/O设备与主机之间数据代码的传送线，其根数 -般等于存储字长的位数或字符的位数，它通常是双向的，也可以是单向的是将I/O设备的状态向主机报告的信号线， 例如，设备是否准备就绪，是否向CPU发出中断请求等。它也是一组单线总线是用来传送设备码的，它的根数取决于 I/O指令中设备码的位数主要用以传输CPU向设备发送的各种命令信号，如启动、清除、屏蔽、读、写等。它是一组单线总线，其根数与命令信号多少有关。&接口通常应具有选址、传送命令、传送数据、反应 I/O设备状态等功能。关于选址功能下面描述正确的是B当CPU向I0设备发出命令时要求I/O设备能做出响应，如果I/O接口不具备此功能，那么设备将无法响应，故通常在 I/O接口中设有存放命令的命令寄存器以及命令译码器。此功能是为了使CPU能及时了解各I/O设备的工作状态，接口必须设置-些反映设备工作状态的触发器。，由于接口处于主机与/O设备之间，因此数据必须通过接口才能实现主机与 /O设备之间的传送。为实现此功能，要求接口中具有数据通路，这种数据通路还应具有缓冲能力，即将数据暂存在接口由于I/O总线与所有设备的接口］电路相连，此功能是用以确定CPU究竟选择哪台设备，通过设备选择线上的设备码来确定9、关于传送数据功能，描述正确的是C当CPU向I0设备发出命令时，要求 I/O设备能做出响应，如果I/O接口不具备此功能，那么设备将无法响应，故通常在I/O接口中设有存放命令的命令寄存器以及命令译码器由于I/O总线与所有设备的接口电路相连，此功能是用以确定 CPU究竟选择哪台设备，通过设备选择线上的设备码来确定由于接口处于主机与I/O设备之间，因此数据必须通过接口才能实现主机与 I/O设备之间的传送。为实现此功能，要求接口中具有数据通路 ，这种数据通路还应具有缓冲能力，即将数据暂存在接口。此功能是为了使CPU能及时了解各I/O设备的工作状态，接口必须设置一些反映设备工

作状态的触发器10、I/O指令的命令码一般可以表述的情况有 ABCD形成某些操作命令将数据从I/O设备输入主机将数据从主机输出至I/O设备状态测试11、打印机的分类方法很多，下列是按照打字局理进行分类的是 AC非击打式点阵式击打式并行式12、程序查询方式是由 CPU通过程序不断查询I/O接口是否已做好准备，从而控制I/O设,下列说确的是ABC,下列说确的是ABCCPU在反复查询过程中，犹如就地 踏步”只要一启动I/O设备，CPU便不断查询I/O设备的准备情况，从而终止了原程序的执行。CPU和IO设备处于串行工作状态，CPU的工作效率不高CPU执行程序与VO设备做准备是同时进行的，不会出现 踏步”现象1、主机和设备传送数据时，采用（），主机与设备是串行工作的。 A程序查询方式中断方式DMA方式以上答案均不正确2、中断服务程序的流程可表示为 D保护现场->中断服务一->中断返回一>恢复现场中断服务一>保护现场->中断返回一>恢复现场中断服务一->保护现场一>恢复现场一>中断返回保护现场一>中断服务一>恢复现场->中断返回3、 中断向量地址是（）C子程序入口地址中断服务程序入口地址中断服务程序入口地址的地址以上答案均不正确4、当存和外设之间进行信息传输时，不需要CPU参与的控制方式是C程序查询方式程序中断方式DMA方式三种方式都需要5、I/O与主机交换信息的方式中 DMA方式的特点是ACPU与设备并行工作，传送与主程序并行工作CPU与设备串行工作，传送与主程序并行工作CPU与设备并行工作，传送与主程序串行工作CPU与设备串行工作，传送与主程序串行工作6、以串行接口对8位ASCI码进行传送，带1位开始位、1位奇偶检验位和2位停止位，当波特率为9600波特时，字符传送率为字符/sATOC\o"1-5"\h\z800480120013717、接口可以看做是两个系统或两个部件之间的交换部分，它既可以是两种硬件设备之间的连接电路，也可以是两个软件之间的共同逻辑边界。 I/O接口通常是指主机与I/O设备之间设置的一-个硬件电路及其相应的软件控制。接口通常应具有选址、传送命令、传送数据、反应/O设备状态等功能。下面关于传送数据功能，描述正确的是 A由于接口处于主机与 10设备之间，因此数据必须通过接口才能实现主机与 /O设备之间的传送。为实现此功能，要求接中具有数据通路，这种数据通路还应具有缓冲能力，即将数据暂存在接口。由于1/O总线与所有设备的接口］电路相连，此功能是用以确定CPU究竟选择哪台设备，通过设备选择线上的设备码来确定。当CPU向IO设备发出命令时要求I/O设备能做出响应，如果VO接口不具备此功能，那么设备将无法响应，故通常在1/O接口中设有存放命令的命令寄存器以及命令译码器此功能是为了使CPU能及时了解各1/O设备的工作状态，接口必须设置一些反映设备 作状态的触发器&接口可以看做是两个系统或两个部件之间的交换部分 ，它既可以是两种硬设备之间的连接电路，也可以是两个软件之间的共同逻辑边界。 V/O接通常,指主机与1/O设备之间设置的一个硬件电路及其相应的软件控制。接口通常应具有选址、传送命令、传送数据、反应 I/O设备状态等功能。关于反应 I/O设备状态功能，下面描述正确的是D由于I/O总线与所有设备的接］电路相连，此功能是用以确定CPU究竟选择哪台设备，通过设备选择线上的设备码来确定。由于接口处于主机与1O设备之间，因此数据必须通过接C］才能实现主机与I/O设备之间的传送。为实现此功能，要求接口中具有数据通路，这种数据通路还应具有缓冲能力，即将数据暂存在接口。当CPU向IO设备发出命令时， 要求I/O设备能做出响应，如果VO接口不具备此功能，那么设备将无法响应，故通常在I/O接口中设有存放命令的命令寄存器以及命令译码器此功能是为了使CPU能及时了解各VO设备的工作状态，接口必须设置些反映设备工作状态的触发器9、通道程序是由（）组成B1/0指令通道控制字（或称通道指令）通道状态字以•上答案都不正确10、I/O指令的命令码一般可以表述的情况有 ABC形成某些操作命令将数据从I/O设备输入主机将数据从主机输出至I/O设备逻辑运算11、I/O设备与主机交换信息的常见控制方式包括方式 ABC中断程序查询DMA随机12、I/O设备与主机之间的联络方式包括 （）ABC立即响应异步工作采用应答信号同步工作采用同步时标以上答案都不正确1、下列功能不能由中断技术实现的是 A主存和设备交换信息时不通过 CPU在突然掉电的瞬间立刻启动备份电源 ，并做-些必要处理使CPU可以即时相应外部信号解决/O设备工作速度较低，无法与CPU速度匹配的问题2、下图表示的I/O设备与主机信息传送的控制方式为A.程序中断DMA程序查询无正确答案3、以下关于通道程序的叙述中正确的是 D

通道程序存放在外设中通道程序可以在任何环境下执行 I/O操作通道程序是由CPU执行的通道程序可以存放在主存中4、当主机与外设传送数据时 rCPU的效率由高到低依次是ADMA方式、程序中断方式、程序查询方式程序中断方式、DMA方式、程序查询方式程序查询方式、DMA方式、程序中断方式程序中断方式、程序查询方式、 DMA方式5、在中断响应过程中， 保存正在执行程序的程序计数器 PC的作用是A使中断返回后，该程序可以回到断点位置继续向下执行为了响应多重中断使CPU可以找到中断处理程序的入口地址使CPU可以和外设并行工作6、 MA方式中，周期窃取C是窃取一个DMA挪用的是主存访问CPU的时间，因此是存取周期指令周期存取周期CPU周期7、 通道程序是由组成BI/O指令通道指令通道请求通道状态宇8•磁盘适用于方式实现输入输出操作 B程序查询DMA中断I/O指令9、参考右图9、参考右图，程序查询方式、程序中断方式、DMA方式中方式对CPU的利用率最高。A<RBbMiSftAH・ifi|"rn 祁帳嘩Ll«4fl>rCHLO^It#'r z.iwtanw«<RBbMiSftAH・ifi|"rn 祁帳嘩Ll«4fl>rCHLO^It#'r z.iwtanw«digHLonaW"W"轉IFDMA方式程序查询方式程序中断方式三种方式一样高，因为交换I/O设备信息到主存，用不到CPU10、下列关于调用中断服务程序和调用子程序的叙述正确的是 ABCD中断服务程序的入口地址可以通过硬件向量法产生向量地址 ，再由向量地址找到入口地址。子程序调用的子程序入口地址是由 CALL指令中的地址码给出的处理中断服务程序时，对多个同时发生的中断需进行裁决 ，而调用子程序时-般没有这种操作在中断服务程序和所调用的子程序中都有保护寄存器容的操作调用中断服务程序和子程序都需保护程序端点， 前者是由中断隐指令完成，后者由CALL指令本身完成11、DMA控制器和CPU在竞争存时，可以使用以下方式ABCDMA与CPU交替访问停止CPU访问存周期挪用DMA与CPU同时访问12、 观察右侧流程图，下列说确的是BCDCPU和IO设备处于串行工作状态， CPU的工作效率不高CPU向V/O设备发读指令后，仍可以处理其他事情（如继续在算题在此方式下，CPU不必时刻查询VO设备的准备情况，不出现踏步”现象。当I/O设备向CPU发出请求后，CPU才从I/O接口读一个字经CPU送至主存（这是通过执行中断服务程序完成的）1、 从数据传送看，程序中断方式靠传送DMA方式靠传送A程序硬件硬件程序程序程序+硬件程序+硬件硬件2、 如图是关于选择型DMA接口，在物理上的叙述正确的是：A选择型DMA接在物理上可连接多个设备在逻辑上只允许连接个设备。选择型DMA接口在物理上可连接多个设备在逻辑上也允许连接多个设备。选择型DMA接口在物理上不可连接多个设备 ，在逻辑-上可允许连接多个设备。选择型DMA接口在物理上只连接一个设备， 在逻辑-上也只允许连接一个设备。3、以下关于具有通道I/O硬件系统的叙述中，不正确的是 B一个通道可以和一个以上的设备控制器相连一个设备控制器控制台同一类型的设备通道包含控制信号通路通道包含相应的逻辑电路4、 在程序中断方式下，中断响应发生在B条指令执行中间条指令执行结束条指令执行开始条指令执行的任何时刻5、在程序中断方式中，将中断允许触发器（EINT置"1”的操作可由完成。D硬件复位关中断指令数据预取指令开中断指令6、在中断响应过程中，保存正在执行程序的程序计数器 PC的作用是C使CPU可以和外设并行工作使CPU可以找到中断处理程序的入口地址使中断返回后，该程序可以回到断点位置继续向下执行为了响应多重中断7、 DMA传送过程:A预处理-数据传送-后处理预处理-数据传送数据校验后处理初始化数据传送数据校验后处理初始化-数据传送后处理&参考右图，我们可知是DMA接口与系统的连接方式C周期挪用停止DMA访问存独立的DMA请求具有公共请求线的DMA请求9、右图表示单重中断和多重中断服务程序流程下面说确的是 C两图都是多重中断两图都是单重中断左是单重中断，右是多重中断服务流程左是多重中断，右是单重中断的服务流程10、DMA接口与系统的连接方式有 AC具有公共请求线的DMA请求停止DMA访问存独立的DMA请求周期挪用11、 DMA的接口类型，可以是BC单路型DMA接口多路型DMA接口选择型DMA接口固定型DMA接口12、 观察流程图，下列说确的是ABD在此方式下，CPU不必时刻查询/O设备的准备情况，不出现踏步”现象。CPU向I/O设备发读指令后，仍可以处理其他事情（如继续在算题）CPU和IO设备处于串行工作状态，CPU的工作效率不高。采用程序中断方式，CPU和IO不仅在硬件方面需增加相应的电路 ，而且在软件方面还必须编制中断服务程序。1、图中I/O设备与主机的联系方式为 P161D立即响应同步工作采用同步时标联络串行传送的异步联络异步并行应答"联络2、在程序查询的输入输出系统中，假设不考虑处理时间，每一个查询操作需要 100个时钟周期，CPU的时钟频率为50MHz。CPU对鼠标每秒进行30次查询，则CPU对鼠标查询所花费的时间比率为_P193A0.006%0.01%0.06%0.001%3参图冲断向量地址是（）P196C子程序入口地址中断服务程序入口地址中断服务程序入口地址的地址以上答案均不正确4、以串行接口对8位ASCI码进行传送，带1位开始位、1位奇偶检验位和2位停止位，当波特率为9600波特时，宇符传送率为字符/s--DTOC\o"1-5"\h\z137112004808005、参考右图，我们可知是DMA接口与系统的连接方式 D周期挪用停止DMA访问存具有公共请求线的DMA请求独立的DMA请求6、 以下关于具有通道/0硬件系统的叙述中，不正确的是B一个通道可以和一个以上的设备控制器相连一个设备控制器控制一台同一类型的设备通道包含控制信号通路通道包含相应的逻辑电路7、 接口可以看做是两个系统或两个部件之间的交换部分，它既可以是两种硬件设备之间的连接电路，也可以是两个软件之间的共同逻辑边界。 I/O接通常是指主机与I/O设备之间设置的个硬件电路及其相应的软件控制。接口通常应具有选址、传送命令、传送数据、反应 I/O设备状态等功能。关于反应VO设备状态功能，下面描述正确的是_D由于I/O总线与所有设备的接电路相连 ，此功能是用以确定CPU究竟选择哪台设备，通过设备选择线上的设备码来确定。由于接口处于主机与/O设备之间，因此数据必须通过接口才能实现主机与 I/O设备之间的传送。为实现此功能，要求接口中具有数据通路 ，这种数据通路还应具有缓冲能力 ，即将数据暂存在接。当CPU向IO设备发出命令时，要求I/O设备能做出响应，如果VO接口不具备此功能，那么设备将无法响应，故通常在I/O接口中设有存放命令的命令寄存器以及命令译码器此功能是为了使CPU能及时了解各I/O设备的工作状态，接口必须设置一些反映设备工作状态的触发器&在程序中断方式中，将中断允许触发器（EINT置"0"的操作可由完成。B开中断指令关中断指令数据预取指令清0指令9、右图说明:B打印机与CPU是串行工作打印机与CPU是并行工作打印机与CPU分时工作以上说法都不对10、DMA接口具有的功能有ABCD向CPU申请DMA传送在DMA期间管理系统总线，控制数据传送确定数据传送的起始地址和数据长度在数据块传送结束时给出DMA操作完成的信号11、 DMA控制器和CPU在竞争存时，可以使用以下方式BCD停止DMA访问存周期挪用DMA与CPU交替访问停止CPU访问存12、下列关于调用中断服务程序和调用子程序的叙述正确的是 ABCD中断服务程序与中断时CPU正在运行的程序是相互独立的，他们之间没有确定的关系。子程序调用时转入的子程序与 CPU正在执行的程序段是同一程序的两部分除了软中断，通常中断产生都是随机的，而子程序调用时由CAL指令（子程序调用指令）引起的中断服务程序的入地址可以通过硬件向量法产生向量地址再由向量地址找到入口地址。子程序调用的子程序入口地址是由 CALL指令中的地址码给出的在中断服务程序和所调用的子程序中都有保护寄存器容的操作1、 下列说确的是C操作码的长度是固定的操作码的长度是变化的操作码的长度可以是固定的，也可以是变化的无正确答案2、 图中表示的寻址方式是_P314D隐含寻址基址寻址相对寻址变址寻址3、数据传送指令的功能一般不包括 D寄存器与存储单元之间传送数据存储单元与存储单元之间传送数据寄存器与寄存器之间传送数据寄存器与外设之间传送数据4、以下不属于条件转移指令的是 DSKP

JOJZJMP5、RISC是以下哪种指令系统计算机的简称 B算术指令系统计算机精简指令系统计算机变长指令系统计算机复杂指令系统计算机6、在设计指令格式时，能够直接影响指令执行时间的因素是 D寻址方式数据类型操作类型寄存器个数7图中所示的寻址方式是 C间接寻址间接寻址寄存器寻址寄存器间接寻址基址寻址&图中所示的寻址方式是A寻址特怔11ACC寻址特怔11ACC主存直接寻址间接寻址寄存器寻址立即数寻址9、 指令的一-般格式包括.B操作码字段和纠删码字段操作码字段和地址码字段地址码字段和海明码字段地址码字段和纠删码字段10、在设计指令格式时应该考虑的因素包括 ABC

数据粪型操作类型指令格式数据总线宽度11、以下寻址方式中，属于数据寻址的是 AD立即寻址顺序寻址指令寻址直接寻址12、机器中常见的操作数类型有 ABCD数字字符地址逻辑数据1、 下列叙述中能反映CISC的特征D指令字长固定只有LOAD/STORAG萌令可以访存控制器采用组合逻辑设计大多数指令需要多个时钟周期才能执行完成2、 下列和指令字长无关的是-_P304A数据总线宽度操作数地址的长度操作码的长度操作数地址的个数3、 假设指令字长为16位，操作数的地址码为6位指令有零地址、一地址、二地址三种格式。采用扩展