虚拟仪器基础实验

第6章虚拟仪器概述本章概述6.1概述6.2高速多功能DAQ主板6.3模拟输入信号的调理6.4高速采集及存储系统设计6.5时序控制逻辑设计6.6DDS信号源的设计6.1概述虚拟仪器通用测试平台的组成虚拟仪器通用测试平台由硬件和软件两大部分组成硬件部分包括：〔1〕个人计算机〔PC〕〔2〕外置式多功能DAQ主板〔3〕系列化的测试与实验电路模板软件部分包括：〔1〕基于Windows环境下的虚拟仪器软件开发平台LabVIEW或LabWindows/CVI；〔2〕虚拟仪器库，包括有示波器、信号源、电压表、计数器等十余种虚拟仪器驱动程序库；〔3〕系列化的测试与实验的示范程序软件包。虚拟仪器通用测试平台的运用〔1〕各种模拟电路的测试〔2〕各种数字电路的测试〔3〕各种电参数的测试〔4〕各种非电量的测试6.2高速多功能DAQ主板

高速数据采集技术概略随着科学技术的开展和数据采集技术的广泛运用，对数据采集系统的许多技术目的，如采样率、分辨率、存储深度、信号处置速度、抗干扰才干等方面提出了越来越高的要求，其中前两项为评价超高速数据采集系统的最重要技术目的。超高速数据采集技术已广泛运用在雷达、导弹、通讯、声呐、遥感、图像、地质勘探、振开工程、无损检测、智能仪器、语音处置、激光多普勒测速、光时域反射丈量、物质光谱学与光谱丈量、生物医学工程等多个领域，进而不断推进着这些领域的开展。高速数据采集的关键技术1、高速A/D转换技术最高采集速率首先遭到采集器件A/D转换器性能的限制，高速A/D器件是关键。目前，模数转换器件的速度高达1000MHz，分辨率已高达24位；数模转换器件的速度也高达500MHz，分辨率达18位。在集成电路性能上，速度与精度总是一对矛盾体。器件的开展是在三个方面进展:一是专攻速度二是专攻精度三是保证速度与精度兼顾2、高速采样存储技术在高速采集中，每个新获取的采集数据都必需立刻存入采集存储器，因此它必需具有与采集速率同步的延续接纳数据的才干。为了降低对存储速度的要求，常用的处理方法是利用多个存储器并行任务，采用分时轮番写入，从而降低对单个存储器的速度要求，但这对高速锁存器和准确定时逻辑又提出了很高的要求。高速多功能DAQ主板的方案高速多功能DAQ主板由模拟I/O、数字I/O、定时/计数三大部分组成。6.3模拟输入信号的调理

模拟输入通道的组成根本目的〔1〕带宽：高速DAQ主板的被测信号的带宽很宽〔0~1GHz以上〕〔2〕分辨力：主要取决于ADC的位数，n位ADC，其幅度〔电压〕分辨力为1/2n〔3〕量程：被测信号的幅度变化范围很宽，小到几毫伏，大到几百伏。通道量程的设计输入通道的量程从50mV到50V，按1、2、5的倍率划分成10档模拟输入通道的量程设计量程（V）A(K1A1K2A2)K1A1K2A2S1S2S3S4(程控码)0.0520151401100.11012.51401000.2511.251400100.5210.51400001112.50.14010120.511.250.14001150.210.50.140001100.10.12.50.141101200.050.11.250.141011500.020.10.50.141001前级调理电路的设计包括输入电路、前置放大器、中间衰减器等，其主要义务是将被测输入信号进展衰减或放大，或得后面ADC所需幅值的电压2、输入电路主要由输入衰减器和输入耦合〔AC和DC〕选择开关S5组成输入衰减器由R1C1和R2C2组成衰减器的衰减量为式中Z1为C1和R1的并联阻抗，Z2为C2和R2的并联阻抗。假设R1C1=R2C2〔调理C2来满足〕，那么衰减量为图给出了调整补偿电容时，方波脉冲信号经过衰减器的波形。图〔a〕为正常〔最正确〕补偿的波形，此时波形无失真。图〔b〕为过补偿的波形，图〔c〕为欠补偿的波形。3、前级放大器前级放大器采用丈量放大器的电路构造方式，它由高输入阻抗、低噪声、宽带〔145MHz〕的场效应管双运放U1U2〔AD8066〕和宽带运放U3〔AD844〕组成。U1、U2和U3构成的程控增益丈量放大器，当控制双4选1模拟开关的通道选择码S2、S3时，那么改动了放大器的增益。S2、S3与增益A1的对应关系如表S2S300011011A10.51.252.55后级驱动放大器的设计ADC的驱动放大器的直流和交流性能直接影响ADC。交流性能包括：带宽、建立时间、谐波失真、总谐波失真、噪声及总谐波加噪声失真〔THD+N〕。直流性能包括：增益、失调、温漂及增益线性误差。选择驱动放大器的原那么是：放大器的性能目的应该优于ADC的性能目的。〔1〕ADC驱动放大器的带宽要实现高速转换，输入级的频响非常重要，通常要求输入缓冲驱动级的呼应要高于A/D转换的呼应。〔2〕ADC驱动放大器的噪声。大部分采样ADC的输入带宽都比其最大采样频率大很多。而ADC的驱动放大器的带宽又比ADC的输入带宽大，通常〔3〕ADC有差分输入与单输入。有的ADC的输入级完全是差分输入电路，但是用单端或差分电路驱动都可以，例如AD9288、AD9220/21/23、AD9050。为了获得更低的总谐波失真〔THD〕和最正确的无杂散动态范围〔SFDR〕，应该用差分放大器或差分变压器去驱动ADC。〔4〕根据信号是单极性还是双极性，以及A/D转换器要求的输入电平范围，驱动放大器还要完成极性变换和电平转换。例如AD9288需求约+1V的直流偏置电压，而且为单极性的电压，它要求有信号输入时AD9288的输入电平范围为〔1±0.5〕V，即在+0.5V~+1.5V之内，驱动放大器应完成所需求的极性变换和电平变换。2、驱动放大器的电路设计2.虚拟仪器的通用硬件平台〔1〕通用硬件平台的根本功能信号采集〔模拟、数字输入〕；信号产生〔模拟、数字输出〕；信号调理〔信号幅度、频率、驱动、隔离等〕；定时与计数；大容量数据存储。实时信号处置。总线与通讯。6.4高速采集及存储系统设计

采集和存储系统方案设计以一片高速双A/D转换器AD9288为中心，在高密度可编程逻辑器件EPIC6Q240C6的控制下构成双通道数据采集系统。上位机经过发送命令实现诸如采样频率、量程设定和任务方式等设置命令给DAQ主板，经调理后的信号从ADC的引脚输入，数据采集完成之后经过逻辑控制直接将双通道数据分别存储至64K大容量RAM〔IS61LV6416〕。然后由上位机将采集数据读入。采集的时序控制由FPGA逻辑电路完成。系统构造图采集与存储的连线和时序图

采集系统中心器件——AD9288AD9288是AD公司提供的半闪存式双8位高速模数转换器，该器件运用+3V电源，最大采样频率为100MSPS，输入模拟带宽可达475MHz以上，有内置基准电压源，在高速转换的同时可以坚持低功耗，在每个通道100MHz的速率下，其功耗仅为90mW。1、ADC设计的几点思索高速AD的特点：100MHz以上的高速A/D器件，大多采用并行转换构造，采用以空间换时间的战略。并行比较方式的另一个缺陷是加重了输入级负载并行比较还有功耗大的缺陷，这也限制了它的位数的添加。采用流水线构造都应有数字误差补偿技术以保证转换的正确性。为了减少比较器数量，并行比较的方式下精度〔分辨率〕不能够很高，由于并行构造的比较器是按的方式增长，做到10位后就很难再高了。近年来速度在100MHz以下的A/D转换器中流行一种流水线型串并构造。流水构造带来的优点是，它能兼顾速度与分辨率，同时对降低功耗、减小输入级负载也都有益处。ADC设计的几点思索：1〕选择A/D芯片时，精度和速度的目的该当留有裕量高速A/D器件的性能主要是指转换速度〔或取样速度〕和分辨率按器件给出的速度目的全速运用也是不可取的。2〕对A/D芯片的外围电路有严厉要求高速A/D器件对时钟的要求比较严厉。对基准电压源的要求也比较严厉。高速A/D电路的输入信号幅度都较小，普通不超越4V〔峰峰值〕。3〕接地与去耦高速A/D器件通常都要求有良好的接地与去耦。同时器件内部有模拟电路和数字电路两大部分，它们的模拟电源、数字电源、模拟地、数字地都是分别的，这有利于减少数字部分对模拟部分的干扰。采集存储器的读写控制存储电路用于保管AD9288的输出数据，并经过总线接口向计算机传输数据。这里选用静态存储器IS61LV6416-10作为大容量存储单元，和先进先出存储器FIFO相比，读写控制电路相对复杂一些，但是处理了大容量存储和价钱昂贵等问题。6.5时序控制逻辑设计

关于采集速率的设计1.触发的根本概念一个运转着的数据采集系统，特别是高速采集系统，所提供的数据流是快速的、宏大的、无穷尽的，而存储数据的存储器容量和显示数据的窗口大小总是有限的。因此，要全部一个不漏地一次存储或显示数据流中的数据是不能够的。我们获取到的数据只是在存储器中存储下来的数据，它只采集数据流中的一小部分。为了有效地对数据流进展分析研讨，该当针对性地存储数据，才干提高存储器的利用率。为此，可以该将数据流分成假设干段落，并分段有选择地采集与存储数据。2.触发源的选择和触发脉冲的构成1〕触发源该数据采集系统提供了4种触发源：①通道信号触发触发信号取自通道模拟信号上的某个时辰点；②外部信号触发外部TTL电平的数字信号或键盘击键的手控信号；③时钟信号触发由采集时钟来延续不断地自动触发；④手动触发由手控键盘或鼠标发出的触发信号。2〕触发脉冲的构成从上述触发电路的任务原理可知，最后取出微分的窄脉冲作为数据采集的触发脉冲，当触发电平UH在正、负范围内调理，再配合触发极性的〞+〞〞－〞选择，就可在被观测波形的任一点产生触发。以下图给出了4种触发位置的表示图，程度虚线表示触发电平，与波形实线的交点为触发点。触发方式

数据采集的触发方式很多，但最根本的触发方式是始端触发、终端触发和中间触发〔a〕始端触发〔b〕终端触发〔c〕中间触发基于FPGA的时序逻辑控制电路控制逻辑控制了采集〔8位AD9288〕和存储(64kRAMIS61LV6416)任务的全过程。1、采集和存储阶段〔RAM写入数据〕2、读数和传输阶段(RAM读出数据)高速数据采集的控制逻辑图6.6DDS信号源的设计DDS信号源概述1、频率合成的定义合成信号发生器是利用频率合成技术构建的信号发生器。所谓频率合成，是对一个或多个基准频率进展频率的加〔混频〕、减〔混频〕、乘〔倍频〕、除〔分频〕四那么运算，从而得到所需的输出频率。这一系列输出频率的准确度和稳定度取决于基准频率。频率合成的方法很多，但根本分为两类：一类是直接合成法，直接合成法包括模拟直接合成法和数字直接合成法。一类是间接合成法，间接合成法那么经过锁相技术进展频率的算术运算，最后得到所需的频率。2、直接数字合成〔DDS〕技术原理直接数字频率合成技术是一种新型的频率合成技术，它根据奈奎斯特采样定理，从延续信号的相位出发，将信号在一个周期内取样、量化和编码，构成一个相位和幅度对应的函数表，存放在波形存储器中。DDS原理框图3、设计方案原理框图数字合成信号发生器由如下四大模块组成：〔1〕DDS信号产生电路模块：包括相位累加器、波形数据存储器和高速DAC；〔2〕CPLD控制电路模块：包括命令接纳与处置，产生各种控制信号；〔3〕模拟通道输出信号调理模块：实现信号放大、幅度调理和直流偏置调理等功能。〔4〕总线通讯接口电路模块：实现与上位机的通讯，传送波形、频率、幅度等参数和控制命令。数字合成信号发生器系统原理框图波形存储器1〕波形存储原理合成信号源的波形存储器是由ROM〔或RAM〕存储器组成，它把将要输出的波形数据表〔如正弦函数表〕预先存入ROM〔或RAM〕单元中，然后在系统规范时钟频率驱动下，按照一定顺序从ROM〔或RAM〕单元中读出数据，再进展D/A转换，就可以得到一定频率和幅度的输出波形。2〕波形存储器的主要目的存储容量和读取速率是波形存储器两个主要技术目的，两者要求是相互矛盾的，制造速率快且容量大的存储器，技术难度大并且本钱非常昂贵。3〕数据存取控制模块的设计

高速DAC器件D/A转换器是整个DDS信号发生器的中心器件。输出波形的质量取决于D/A的分辨率和转换率。当用D/A转换器产生一个延续波形时，信号由假设干个阶梯构成，D/A的分辨率越高那么信号波形越平滑，高次谐波分量越小。典型高速DAC芯片位数及速率型号位数速率AD976414100MHzAD976212125MHzAD976012100MHzAD97088100MHzAD97018250MHzMAX55512300MHzDAC60012256MHzDAC65012500MHz高速D/A器件的特点〔1〕分段式电流源构造有效地降低了加权电流转换方式中最高权值电流与最低权值电流的比值，易于实现它们之间的加权匹配。〔2〕在D/A转换器电路中，电阻不完全匹配是误差的一个主要来源。〔3〕为满足高速D/A器件的转换速度要求，数字部分大都采用ECL逻辑，特别是转换速度大于100MHz的器件。〔4〕对于高速的D/A电路，为保证其输出频率呼应，输出电流都比较大。〔5〕高速D/A器件中不少是电流输出型器件，采取互补差动输出方式，给外接运放以较大的方便。高速D/A器件运用中思索的问题高速D/A的一个问题是数—模间的“Glitch〞干扰。该问题是指输入数据做最大变化，例如从100…000变化为011…111时，数字信号在模拟输出端感应产生干扰脉冲。该脉冲的继续时间较短，但有一定幅度。它的影响通常用能量来描画。高速D/A转换器的选用综合恣意波形发生器的各项技术目的及本钱要求，本设计实例中采用了AD9762参考时钟产生电路参考时钟的频率稳定度和准确度直接决议了合成信号源的频率稳定度和准确度，时钟信号该当由一个频率稳定度和准确度很好的晶体振荡器来提供从两个方面可改动合成信号源的输出频率：一是改动频率控制字K，二是改动时钟频率。DDS信号发生模块的设计〔1〕参考时钟频率的选取〔2〕相位累加器长度N〔3〕波形存储容量〔4〕高速D/A的量化位数6.7模拟输出信号的调理技术

模拟输出通道的组成框图通用测试平台包含有两路独立的DDS合成信号源，每个独立的信号源可以分别产生不同频率、不同幅度和不同波形的信号输出DDS信号源相位累加器、RAM波形存储器、DAC数模转换器、低通滤波器以及输出信号幅度调理电路〔DAC0832、衰减器等〕组成。DDS信号源的任务原理是：相位累加器在时钟信号驱动下对频率控制码进展累加，输出累加值即相位序列码值作为RAM的地址，在RAM里面取出预先存放的一个周期输出波形的幅值编码，然后经D/A转换得到模拟的输出电压，再经低通滤波器滤波、信号幅度调理后得到输出的信号波形。数字合成〔DDS〕信号源组成框图输出频率调理输出频率的原理和方法如下，根据式改动fCLK或者改动K值，均可改动输出频率。采用了粗调和细调两种方法粗调，是采用改动时钟频率的方法来完成。输出频率的细调是在时钟频率一定的情况下经过改动K值来实现的。输出幅度调理1.输出幅度调理原理Ur为DAC9762的参考电压〔也即满度输出电压1V〕，N=0～255为8位DAC0832的输入数码，放大器A1和A2的增益均为4，衰减器K1的衰减量为1、1/2、1/4、1/8共4档，衰减器K2的衰减量为1、1/16共2档。信号源输出幅度2．输出幅度调理方法1〕幅度粗调粗调是由改动两个衰减器的衰减量K1和K2完成的，输出信号幅度范围0～16V，划分为8个档位〔粗调〕，按1、2、4、8倍率步进式改动输出量程。各个量程的步进衰减量K1和K2值，如表所示。2〕幅度细调细调是由一个幅度调理DAC〔DAC0832〕来完成的，它改动波形合成DAC〔AD9762〕的参考电压Ur。8位DAC0832完成每个量程档内的幅度调理〔细调〕，为28=256级，调理间隔〔幅度分辨力〕为,如表所示。信号源的输出幅度范围〔US=A1A2Ur，Ur=1V，A1=4，A2=4〕量程Um=K1K2Us量程选择间隔

（mV）输出范围（N=100~256）K1K2161162.56.25～1681/2131.253.1～841/4115.631.5～421/817.810.78～2111/163.900.39～10.51/21/161.950.19～0.50.251/41/160.980.1～0.250.1251/81/160.490.05～0.125直流偏置的调理6.8虚拟仪器的软件设计虚拟仪器的软件设计与实现步骤虚拟仪器的设计方法与实现步骤和普通软件的设计方法及实现步骤根本一样，只不过虚拟仪器是由硬件和软件共同组成的，在设计时要思索与硬件部分接口的软件设计。1、分析问题和确定义务2、经过系统总体设计，确定仪器的接口方式3、确定所选择的接口卡能否具有设备驱动程序4、确定仪器运用程序的编程言语5、设计仪器的面板，编写用户的运用程序〔1〕在前面板设计窗口放置控件〔2〕在流程图编辑窗口，放置节点、图框〔3〕数据流编程6、运转检验运用程序〔1〕仿真检验〔2〕实测检验7、程序调试技术①找出语法错误②慢速跟踪程序的运转③断点与单步执行④设置探针8、数据察看9、命名存盘基于LabVIEW的虚拟仪器设计运用LabVIEW开发平台创建虚拟仪器就是在LabVIEW开发平台上编制图形化程序，该图形化程序是虚拟仪器程序，简称VI。1、虚拟仪器程序的组成虚拟仪器程序由两部分组成：前面板程序与流程图程序〔又称框图程序〕。前面板程序分为：〔1〕输入控制类〔Controls〕〔2〕输出显示类〔Indicators〕流程图程序在流程图编辑窗口进展图形化流程图程序编程，它由端口、节点、图框和连线构成2、LabVIEW编程特点在LabVIEW开发平台创建虚拟仪器就是在“前面板开发窗口〞与“流程图编辑窗口〞进展“虚拟前面板〞及其相对应的“流程图〞程序设计。编辑好的流程图程序是用图形化表示的。运用LabVIEW开发平台编辑程序的特别之处就是将组成传统程序所需用的常量、数组、数据流控制命令、各种函数、各种运算等语句代码都用图标表示。因此，不熟习用源代码进展言语编程的工程师、科学家，一样可以随心所欲地编制流程图程序。我们可以把用LabVIEW图形编程言语编写的流程图程序了解为就是用源代码编写的传统程序，它们的区别只是表达方式不同而已。6.8动态链接库(DLL)创建与调用Labview是一种功能强大的图形化编程言语，但是C言语在硬件编程方面的灵敏性和才干更具优势，我们通常采用C言语把直接和硬件接口的函数及数据信息封装在一个动态链接库〔Dynamic-LinkLibrary，DLL〕中，Labview运用程序经过DLL可以方便的调用用户编写的硬件接口函数以及Windows自带的大量API函数。除了动态链接库接口方式，Labview提供的强大外部程序接口才干还能与众多其他编程言语接口，可以充分利用其他言语的优势，这些接口包括C言语接口〔CIN〕、ActiveX、.net、DDE、MATLAB等。动态链接库〔DLL〕简介动态链接库〔DLL〕是一个可以多方共享的程序模块，内部对共享的函数和数据进展了封装。动态链接库文件的扩展名通常是.dll，也能够是.drv、.sys等。DLL和可执行文件〔EXE〕非常类似，主要的区别是DLL虽然包含了可执行代码却不能单独执行，必需由Windows运用程序直接或间接调用。创建动态链接库的时候通常会产生两个文件，一个是导出库〔.LIB〕文件，一个是DLL文件，导出库文件〔.LIB〕中包含DLL导出函数的称号和位置，DLL文件中包含实践的函数和数据。运用程序运用导出库文件〔.LIB〕链接到所需求用的DLL文件，库中的函数和数据并不复制到可执行文件中。VC中创建DLL的方法VC支持三种DLL，即Non－MFCDLL〔非MFC动态库〕、MFCRegularDLL〔MFC规那么DLL〕、MFCExtensionDLL〔MFC扩展DLL〕。非MFC(微软基类库)动态库不采用MFC类库构造，其导出函数为规范的C接口，能被非MFC或MFC编写的运用程序所调用；MFC规那么DLL包含一个承继自CWinAPP的类，但无音讯循环；MFC扩展DLL采用MFC的动态链接版本创建，它只能被用MFC类库所编写的运用程序所调用。在VisualC++6.0开发环境下，翻开File\New\Project选项，可以选择Win32Dynamic-LinkLibrary或MFCAppWizard[DLL]以不同的方式来创建Non-MFCDLL、RegularDLL或ExtensionDLL等不同种类的动态链接库。

1．Win32Dynamic-LinkLibrary方式创建Non-MFCDLL动态链接库需求对每个进程或线程作初始化和去除操作时，需求在相应的DLL工程的.C源文件中对DllMain()函数按照下面的格式处置。1〕运用导出函数关键字_declspec(dllexport)的方法2〕运用.def文件的方法2．MFCAppWizard[DLL]方式创建常规/扩展DLLLabwindowsCVI中创建DLL的方法在LabwindowsCVI中创建DLL必需求创建一个独立的工程，在工程文件窗口选择Buid→TargetType→DynamicLinkLibrary,然后在工程窗口选择Buid→Configuration→Release,完成之后，CreateReleaseDynamicLinkLibrary命令就会出如今工程窗口的Build菜单中，运用这个命令创建用于发布的DLL，可以在工程窗口中选择Build→TargetSettings设置DLL称号和其它选项。运用CreateReleaseExecutable命令创建的DLL不包含任何调试信息，因此不能被调试。为了创建一个可以调试的DLL,在工程文件窗口选择Build→Configuration→Debug，并在工程窗口运用Build→CreateDebuggableDynamicLinkLibrary命令。DLLMain函数模板在源文件窗口编辑菜单下运用InsertConstructs命令，可以生成DLLMain函数的模板：int__stdcallDllMain(HINSTANCEhinstDLL,DWORDfdwReason,LPVOIDlpvEeserved){Switch(fdwReason){caseDLL_PROCESS_ATTACH:if(InitCVIRTE)(hinstDLL,0,0)==0)return0;break;caseDLL_PROCESS_DETACH:

CloseCVIRTE();break;}return1;}导出DLL函数和变量DLL只能导出声明为全局的函数和变量，不能导出声明为静态的函数和变量。假设在LabWindows/CVI下创建DLL，有两种方式导出函数和变量：头文件法和导出关键字法。头文件法必需包含对导出函数的声明。导出关键字法可以把每个要导出的函数和变量标志一个关键字，目前并不是一切编译器都支持一样的导出关键字称号。虚拟仪器通用测试平台〔SJ8002B〕动态链接库的创建我们将用LabwindowsCVI7.0环境创建一个名为sj8002b.dll的动态链接库，此动态库包含访问虚拟仪器通用测试平台〔SJ8002B〕硬件的全部功能函数，最后将给出在Labview7.0环境中调用该动态库中函数的详细方法。首先新建一个名为sj8002b.prj的空工程文件，接下来新建一个名为sj8002b.c的空C文件和一个名为sj8002b.h的空H文件，把2个空文件加进sj8002b.prj工程文件中。文件编辑完成之后，保管SJ8002B工程和一切源文件，在编译之前，要在工程文件窗口选择Buid→TargetType→DynamicLinkLibrary，假设要更改生成的动态链接库的名字等信息，可以经过Build→TargetSettings设置，普通采用默许值即可。如今点击Build→Creat