现代数字系统设计05电子设计竞赛培训

现代数字系统设计技术全国大学生电子设计竞赛选拔培训郭万有2005.51/18/2024◆数字集成电路、数字系统、EDA◆SOC与SOPC◆IP核◆基于FPGA/CPLD的数字系统设计EDA技术与现代数字系统设计◆总结◆DSP的FPGA实现◆附：数字系统运用1/18/2024第一节数字集成电路、数字系统、EDA1/18/2024规范通用器件〔SSI/MSI〕微处置器(CPU)、单片机〔MCU〕等软件组态器件，外围器件(LSI,VLSI)等1.1数字集成电路门阵列〔GateArray〕规范单元(StandardCell)可编程逻辑器件(ProgrammableLogicDevice)PROMFPLAPALGALHDPLDFPGAASIC全定制(FullCustom)半定制(Semi-Custom)EPLDCPLD1/18/2024◆可编程逻辑器件阅历了从PROM、PLA、PAL、GAL、EPLD到CPLD和FPGA的开展过程，在构造、工艺、集成度、功能、速度和灵敏性方面不断地改良和提高。目前,FPGA已开场采用90nm工艺，集成度可达上千万门，速度可达千兆级，内置硬核、存储器、DSP块、PLL等,支持多种软核,成为理想的SOC设计平台．1/18/2024VS1/18/2024低速数字系统信号速率：＜１MHz平台：MCU、SSI/MSI、LSI、VLSI中高速数字系统信号速率：１0MHz级平台：DSP、Embedded、高端CPU、CPLD高速数字系统信号速率:１00MHz级平台：FPGA、ASIC现代数字系统平台：FPGA、ASIC，内嵌DSP、ARM等数字系统的设计对FPGA及EDA的依赖程度愈来愈高1.2数字系统1/18/2024单片机系统1/18/2024DSP及嵌入式系统1/18/2024FPGA系统1/18/2024 1.3EDA技术EDA(ElectronicDesignAutomation)，即电子设计自动化，是聚集计算机运用学、微电子学和电子系统科学最新成果的一系列电子系统设计软件。EDA阅历了三个开展阶段：◆CAD(ComputerAidedDesign)阶段(60年代中~80年代初)◆CAE(ComputerAidedEngineering)阶段(80年代初~90年代)◆ESDA(ElectronicSystemDesignAutomation)阶段(90年代初以来的高速开展的阶段)1/18/2024数字系统EDA主要特征◆高层综合(HLS)实际与方法获得进展，推进了行为级综合优化工具的完善与开展。

◆采用硬件描画言语来描画设计：构成了VHDL和VerilogHDL两种规范硬件描画言语；采用C言语、MATLAB描画数字逻辑也已成为现实。

◆采用平面规划(Floorplaning)技术,对逻辑综合和物理幅员设计进展结合管理。

◆可测性综合设计。开发了扫描输入、BLST〔内建自测试〕、边境扫描等可测性设计(DFT)工具，并已集成到EDA系统中。1/18/2024著名EDA公司1/18/2024第二节基于可编程逻辑器件的数字系统设计1/18/20242.1可编程逻辑器件构造根本PLD构造输入电路与阵列或阵列输出电路输入输出输入项乘积项或项1/18/2024PIACPLD构造图I/OControlBlockLABLABLABLABLABLABLABLABLABLABLABLABLABLABLABLAB1/18/2024...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOCFPGA构造图...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOCEABEAB嵌入式阵列1/18/20241/18/2024

ISEFoundation包含了业界用于可编程逻辑设计的最先进的时序驱动实现工具，以及设计输入、综合和验证功能。

2.1可编程逻辑器件开发环境1/18/20241.3可编程逻辑器件开发过程设计预备设计输入原理图硬件描画言语设计综合与实现优化合并、映射规划、布线生成编程文件功能仿真时序仿真器件测试器件编程1/18/2024设计输入道路图1K-5K10-100K100K-1M1M-10M19911993199519971999200120032005EquationsSchematicsRTLBehavioralVHDL/VerilogIntellectualPropertyMATLABDSPBUilDERC-Code

SystemC1UsableGates(K)1/18/20241.4基于FPGA设计的特点◆PLD改动了传统的数字系统设计方法门级板级芯片级◆EDA技术极大地提高了设计效率设计输入设计综合设计实现设计验证

1/18/2024第三节IPCORE1/18/2024IP的定义IP(IntellectualProperty)是知识产权的简称。IP定义为：经过预先设计、预先验证，符合产业界普遍认同的设计规范和设计规范，具有相对独立功能的电路模块；可重用于SoC或复杂ASIC/FPGA设计中。在工业界，IP常被称为SIP(SiliconIP)或VC(VirtualComponent)。在FPGA设计界，IP称为IP核〔IPCore〕，有硬核(hardcore〕、软核〔softcore)之分.1/18/2024来源:IntelpublicpresentationsIP的位置——IC产业的三次分工1/18/2024工艺开展与设计效率之间的剪刀差1/18/2024IP重用对设计消费率的提高IP模块是设计重用的关键部分，是终了“设计间距〞独一有效的方法，假设没有它，半导体消费商和OEM供应商根本无法到达今天曾经到达的程度。1/18/2024IP规范化组织NameEstablishTimeRegionFunctionVSIA1996U.S.A制定IP规范、标准；发展支撑软件VCX1998England提供IP发行标准和交易方法；为电子商务交易立法；提供数据库安全系统D&R1997U.S.A提供检索系统；支持查找和发展IP；基于因特网的IP管理系统OCP-IP2001U.S.A为面向“即插即用”的SOC设计提供一套完整的标准IP核插座接口协议1/18/2024Altera公司部分IPCoreMegaCore

FunctionVersionSupportsOpenCore®

PlusSOPCBuilderReadyDSPBuilderReady

PCICompiler:32-bitMaster/Target3.2.0

PCICompiler:64-bitMaster/Target3.2.0

8-bitHyperTransport™

BusInterface1.3.0

DDRSDRAMController2.2.0

FiniteImpulseResponseCompiler3.1.0

NumericallyControlledOscillatorCompiler2.2.0

FastFourierTransform(FFT/IFFT)2.1.0

ColorSpaceConverter2.2.0

Reed-SolomonCompiler,Decoder3.5.0

Reed-SolomonCompiler,Encoder3.5.0

TurboDecoder1.6.0

TurboEncoder1.6.0

ViterbiCompiler,ParallelDecoder4.1.0

ViterbiCompiler,SerialDecoder4.1.0

8B10BEncoder/Decoder1.5.0

Parallel&SerialRapidIO™

PhysicalLayer2.1.0

POS-PHYLevel2&3Compiler1.3.0

POS-PHYLevel42.2.1

SONET/SDHCompiler2.3.0

UTOPIALevel2Master2.3.0

UTOPIALevel2Slave2.4.0

1/18/2024第四节SOC与SOPC1/18/2024IC设计开展周期图许氏循环提示了集成电路产品沿着“通用〞与“公用〞动摇开展的规律；预测了继SoC之后的下一代的产品将是一种通用器件：可重构SoC——SOPC。SOPC1/18/2024系统芯片——SOCSoC〔SystemonaChip〕CPUDSPAnalogI/FROMPCB〔SystemonaBoard〕1/18/2024SOPC—SystemonaProgrammableChip1/18/2024SOPC的途径1/18/2024SOPCBuilderSOPC

Builder库中已有的组件：处置器

片内处置器

片外处置器的接口IP外设存储器接口通用的微-外设通讯外设桥接口数字信号处置〔DSP〕IP硬件加速外设1/18/2024AlteraSOPC—NiosIIBuilderTMEBISRAM(SinglePort)SDRAMControllerDPRAMSDRAMInterfaceFlashInterfaceBridgeMasterPortSlavePortDual-PortRAMInterfaceARM-orMIPS-BasedProcessorPLLsPLDStripeInterconnectPortsCompletedSOPCArchitectureConfiguredIPCoresConfiguredSiliconFeatures(e.g.MemoryMapping)1/18/2024AlteraSOPC—NiosII实验板1/18/2024HardCopy——构造化的ASIC1/18/2024嵌有IBMPowerPC处置器硬核MicroBlaze™的FPGA1/18/2024第五节DSP的FPGA实现1/18/2024Xilinx:多达444个18X18嵌入式乘法器丰富的DSP算法库MATLAB™/Simulink™、XilinxSystemGeneratorforDSPAltera:

FPGA的DSP特性1/18/2024AlteraFPGA上的DSP块1/18/2024在AlteraFPGA上实现DSP1/18/2024DSPBuilder将与MATLAB、Simulink块和Altera的IPMegaCore®功能块组合在一同，从而把系统级的设计和DSP算法的实现衔接在一同。DSPBuilder允许系统、算法、和硬件设计去共享一个通用的开发平台。

DSPBuilder1/18/2024AlteraDSP设计流程1/18/2024总结◆FPGA/CPLD成为现代数字系统设计的主力载体◆嵌入式处置器、DSP功能块的完善与开发主导着当前FPGA构造的开展◆EDA软件以IP核的设计及运用为重要内容◆现代数字系