存储器、存储管理及高速缓存技术(微型计算机技术课件)

第4章：存储器和高速缓存技术教学重点微型机内存的行列结构片选信号的产生方法层次化的存储器结构4.1存储器和存储器件4.1.1存储器的分类4.1.2微型计算机内存的行列结构4.1.3选择存储器器件的考虑因素4.1.4随机存取存储器RAM4.1.5只读存储器ROM存储器的分类分为两大类：内部存储器，简称为内存或主存外部存储器，简称为外存微型计算机内存的行列结构图4.132行×32列组成的矩阵和外部的连接4.1.3 选择存储器件的考虑因素易失性只读性存储容量速度功耗4.1.4随机存取存储器RAM静态RAM〔SRAM〕容量小、功耗大、速度快、不需要刷新用于存储容量较小的系统中动态DRAM〔DRAM〕容量高、需要刷新DRAM的刷新和DRAM控制器时序功能地址处理功能仲裁功能图4.2DRAM控制器的原理图4.1.5 只读存储器ROM掩膜型ROM可编程只读存储器PROM可擦除可编程只读存储器EPROM可用电擦除的可编程只读存储器E2PROM闪烁存储器存储器分类表如下所示：存储器

主存储器

随机存储器(RAM)

只读存储器(ROM)

双极型半导体存储器MOS存储器〔静态、动态〕

可编程只读存储器PROM可擦除可编程只读存储器EPROM，EEPROM掩膜型只读存储器MROM辅助存储器

磁盘(软盘、硬盘、盘组)存储器磁带存储器

光盘存储器

缓冲存储器

半导体存储器只读存储器（ROM）随机存取存储器（RAM）静态RAM（SRAM）动态RAM（DRAM）非易失RAM（NVRAM）掩膜式ROM一次性可编程ROM（PROM）紫外线擦除可编程ROM（EPROM）电擦除可编程ROM（EEPROM）4.2

存储器的连接1.存储器和CPU的连接考虑存储器和CPU之间通过地址线、数据线和控制线实现连接时，要考虑如下几个问题。〔1〕高速CPU和较低速度存储器之间的速度匹配问题。〔2〕CPU总线的负载能力问题。〔3〕片选信号和行地址、列地址的产生机制。〔4〕对芯片内部的寻址方法4.2.2片选信号的产生方法线选法直接使用地址线作为片选信号，使用在容量小，存储芯片也少的小系统中。优点：简单，不必加片选译码器

缺点：地址不连续，会重叠，即同一个单元可对于不同地址全译码法把全部高位地址进行译码产生片选信号，用于较大的系统中优点：地址唯一，可保证地址的连续性局部译码法只是将高位地址的一局部进行译码产生片选信号，用于存储空间较大又不是足够大的情况。存在地址重叠混合译码法将局部译码法和线选法结合起来产生片选信号地址不连续和重叠2.SRAM的使用举例BAOET芯片允许信号逻辑电路地址译码器BAOET写脉冲发生器延迟MRDCMWTCD7~D0D7~D0A19~A14A12A13A11~A0D7~D0WECECE0CE1CE2CE3A11~A0模块选择读写控制8286〔2片〕82864KX8b静态RAM3DRAM的使用举例4存储器的数据宽度扩充和字节数扩充4.6(a)扩充存储器的数据宽度

(b)扩充存储器的字节容量4.3.1层次化的存储器体系结构层次化总体结构〔片外为二级Cache

内为一级Cache〕内存的分区结构图4.8 PC机的内存组织1)根本内存区图4.9根本内存区的组织根本内存区主要供DOS操作系统使用，其中容纳了DOS操作系统、DOS运行需要的系统数据、驱动程序以及中断向量表等。根本内存区为640K，从00000H9FFFFH。2)高端内存区图4.10高端内存区的组织3)扩充内存区图4.11用高端内存区64KB映射扩充内存的1个页组现在根本不用〔4〕扩展内存区指1MB以上但不是通过内存扩充卡映射来获得的内存空间。从100000H开始，32位地址线的可达4GB，36位地址线高达64GB。16位微机系统的内存组织32位微机系统的内存组织4.4.1虚拟储存技术和三类地址虚拟存储技术段式虚拟存储和页式虚拟存储分段特点：每段的长度不是固定的每个段都是受到保护的独立的空间分页特点：一个系统中的所有页面大小固定页面的起点和终点也固定。只有分页机制才支持虚拟存储Pentium系统中，采用段页式虚拟存储机制逻辑地址、线性地址和物理地址逻辑地址〔虚拟地址〕特点：这是程序员编写的源程序中使用的地址完整的逻辑地址一共48位，16位的选择子和32的偏移量。逻辑地址中的选择子对应于一个段基址分段部件将逻辑地址转换为线性地址线性地址特点：线性地址是由2个32位量相加而成的段基址由段描述苻得到线性地址是分为3个字段来表达其功能分页部件将线性地址转换为物理地址4.4.2分段管理为了实现分段管理，把有关段的信息即段基址、界限、访问的属性全部存放在一个称为段描述符的数据结构中。三种描述符表全局描述符表GDT局部描述符表LDT中断描述符表IDT描述符表三个优点：可大大扩展存储空间可实现虚拟存储可实现多任务隔离段选择子、段描述符和段描述符表段选择子段描述符段选择子、段描述符和段描述符表描述符表段选择子、段描述符和段描述符表逻辑地址转换为线性地址

分段部件实现从逻辑地址到物理地址的转换4.3.5分页管理分页功能涉及两个表：页组目录项表页表线性地址转换为物理地址图4.18分页机构实现线性地址到物理地址的转换第一步是查询CR3第二步是将线性地址的高10位作为页组项号第三步是查询相应页组目录对应的页表图4.19线性地址转换为物理地址的例子

转换检测缓冲器TLB图4.20转换检测缓冲器TLB的功能转换检测缓冲器TLBTLB的工作原理Cache系统的框图CPU高速缓存(Cache)高速缓存控制器主存DRAM高速缓存系统一个Cache系统包含三个局部：Cache模块，既CPU和较慢速主存之间的SRAM；主存，即较慢速DRAM；Cache控制器，用来对Cache系统进行控制。