集成电路中的元器件及其寄生效应

2024/1/16

韩良1第二章集成电路中的元器件及其寄生效应2024/1/16

韩良2

元器件是组成集成电路的基本元素，其结构和性能直接决定着集成电路的性能。集成电路中的元器件因为要做在同一衬底上，因此不同于分离器件，会存在寄生效应。2024/1/16

韩良3§2-1集成电路中的NPN晶体管2024/1/16

韩良4

思考题1.集成NPN管与分立NPN管有什么不同？2.有源寄生效应有何影响？如何减小或消除？3.无源寄生有何影响？4.NPN管图形尺寸与其主要参数之间有什么关系？5.NPN管常用图形各自的特点是什么？6.超增益管BC结的偏压为什么要限制在0伏左右？7.超增益管的发射区通常采用什么图形？为什么？2024/1/16

韩良52.1.1集成NPN晶体管的结构E(N+)B(P)C(N)NPNS(P)PNP平面图P-SubN–-epiP+P+PN+N+CEB剖面图EBCSN+PNP等效结构图等效电路图2024/1/16

韩良62.1.2集成NPN晶体管与分立NPN晶体管的差别P-SubN–-epiP+P+PN+N+CEBE(N+)B(E)C(B)NPNS(C)PNP（1）四层三结结构，构成了一个寄生的PNP晶体管（有源寄生）（2）电极都从上表面引出，造成电极的串联电阻和电容增大（无源寄生）2024/1/16

韩良72.1.3集成NPN晶体管的有源寄生效应

（1）NPN晶体管正向有源时P-SubN–-epiP+P+PN+N+CEBE(N+)B(E)C(B)NPNS(C)PNPVBC<0(VBE>0),VSC<0(VBC>0)寄生PNP晶体管截止,等效为寄生电容

反偏正偏2024/1/16

韩良82.1.3集成NPN晶体管的有源寄生效应

（1）NPN晶体管正向有源时P-SubN–-epiP+P+PN+N+CEBE(N+)B(E)C(B)NPNS(C)PNPVBC<0(VBE>0),VSC<0(VBC>0)寄生PNP晶体管截止,等效为寄生电容E(N+)B(P)C(N)NPNCJS2024/1/16

韩良92.1.3集成NPN晶体管的有源寄生效应

（2）NPN晶体管饱和或反向有源时P-SubN–-epiP+P+PN+N+CEBE(N+)B(P)C(N)NPNS(P)PNPVBC>0(VBE<0),VSC<0(VBC>0)

寄生PNP晶体管正向有源导通。

有电流流向衬底，影响NPN晶体管的正常工作。2024/1/16

韩良102.1.3集成NPN晶体管的有源寄生效应

（3）减小有源寄生效应的措施P-SubN–-epiP+P+PN+N+CEB增加n+埋层①加大了寄生PNP晶体管的基区宽度②形成了寄生PNP晶体管基区减速场E(N+)B(P)C(N)NPNS(P)PNP2024/1/16

韩良112.1.4集成NPN晶体管的无源寄生效应P-SubN–-epiP+P+PN+N+CEBCjsCjsCjsCjcCjcCjECjErc3rc1rc2rESrB

集成双极晶体管除了存在有源寄生效应外，还存在电阻、电容等无源寄生效应。2024/1/16

韩良122.1.4集成NPN晶体管的无源寄生效应1.集成NPN晶体管中的寄生电阻（1）发射极串联电阻rES

发射极串联电阻由发射极金属和硅的接触电阻rE,c与发射区的体电阻rE,b两部分组成：

rES=rE,c+rE,b（2）集电极串联电阻rCS

由于集成晶体管的集电极是从表面引出的，因此集电极串联电阻rCS大于分立晶体管的集电极串联电阻。如图所示，2024/1/16

韩良132.1.4集成NPN晶体管的无源寄生效应

忽略引出端N+接触区的接触电阻和体电阻，则

rCS=rC1+rC2+rC3（3）基区电阻rB

集成晶体管和分立晶体管一样，从基极接触孔到有效基区之间存在相当大的串联电阻，由于集成晶体管的各电极都与表面引出，所以其基极电流平行于发射结和集电结之间，是横向流动的。2024/1/16

韩良142.1.4集成NPN晶体管的无源寄生效应2.集成NPN晶体管中的寄生电容

集成晶体管中寄生电容分成以下三类：（1）与PN结有关的耗尽层势垒电容Cj；（2）与可动载流子在中型区的存储电荷有关的扩散电容CD。（3）电极引出线的延伸电极电容Cpad。低频下，Cpad。很小，可忽略不记。2024/1/16

韩良152.1.4集成NPN晶体管的无源寄生效应

（1）集电极寄生电阻wcwedcelelchchb

R1=

epi*hclc*wc

R5=

epi*hble*we

R2=wclc*RBL*13

R4=wele*RBL*13

R3=RBL*dce(lc+le)/2R1R5R4R2R3(a)估算2024/1/16

韩良162.1.4集成NPN晶体管的无源寄生效应

（1）集电极寄生电阻(b)减小集电极串联电阻措施:n+埋层穿透磷扩散薄外延图形结构和尺寸wcwedcelelchchbR1R5R4R2R32024/1/16

韩良172.1.4集成NPN晶体管的无源寄生效应

（2）基极和发射极寄生电阻R1R3R2基极串联电阻引起发射极电流集边效应，还影响高频增益和噪声性能。主要由R1、R2、R3决定。发射极串联电阻很小，一般可以忽略。

2024/1/16

韩良182.1.4集成NPN晶体管的无源寄生效应

（3）寄生电容寄生电容包括：发射结电容、集电结电容、隔离结电容。PN结电容包括：

PN结势垒电容

PN结扩散电容。有底面和侧面电容。2024/1/16

韩良19图形尺寸与晶体管特性参数的关系

（1）电流容量与发射区条长的关系

“电流集边效应”使最大工作电流正比于有效发射极周长：

IEmax=

LE-eff发射极单位有效周长最大工作电流

：模拟电路一般取0.04~0.16mA/

m

逻辑电路一般取0.16~0.4mA/

mLeLE-eff=

2Le2024/1/16

韩良20图形尺寸与晶体管特性参数的关系

（2）饱和压降与集电极寄生电阻的关系集电极串联电阻，使晶体管饱和压降提高：

Vces=Vceso+Ic*rces其中本征饱和压降：Vceso≈

0.1V（3）频率特性与寄生电阻、电容的关系=*1.4*(reCe+1ƒT2

Wb25Dnb+rces*Cc+

cVm+12rcesCjs)ƒT比分立器件低得多2024/1/16

韩良212.1.6集成NPN晶体管常用图形及特点

（1）单基极条形结构简单、面积小寄生电容小电流容量小基极串联电阻大集电极串联电阻大P-SubN–-epiP+P+PN+N+CEB2024/1/16

韩良222.1.6集成NPN晶体管常用图形及特点

（2）双基极条形与单基极条形相比：基极串联电阻小电流容量大面积大寄生电容大N–-epiP+PN+N+CEBP-SubP+BN+2024/1/16

韩良23

集成NPN晶体管常用图形及特点

（3）双基极双集电极形与双基极条形相比：集电极串联电阻小面积大寄生电容大N–-epiP+PN+N+CEBP-SubP+BN+N+C2024/1/16

韩良242.1.6集成NPN晶体管常用图形及特点

（4）双射极双集电极形与双基极双集电极形相比：集电极串联电阻小面积大寄生电容大N–-epiP+PN+N+CP-SubP+N+N+CBN+EE2024/1/16

韩良252.1.6集成NPN晶体管常用图形及特点

（5）马蹄形电流容量大集电极串联电阻小基极串联电阻小面积大寄生电容大2024/1/16

韩良26

集成NPN晶体管常用图形及特点

（6）梳状2024/1/16

韩良27超增益晶体管

P-SubN–-epiP+P+PN+N+CEB①提高发射区浓度（重掺杂理论）②降低基区浓度（同时采用高阻外延）③减薄基区宽度（加深发射结深度或减小集电结的深度）④选择高寿命材料,

改善表面态PN+N+PPN+N+(1)提高NPN管β值的途径2024/1/16

韩良28超增益晶体管

N–-epiP+PN+N+CEBP-SubN–-epiP+P+PN+N+CEBN+N+普通NPN管超增益NPN管(2)扩散穿通型超增益管(双磷扩散结构)2024/1/16

韩良29超增益晶体管

N–-epiP+PN+N+CEBP-SubN–-epiP+P+PN+N+CEB普通NPN管超增益NPN管P(3)扩散穿通型超增益管(双硼扩散结构)2024/1/16

韩良30超增益晶体管

P-SubN–-epiP+P+PN+N+CEBPN+N+N+N+①采用圆形发射区（周界短,受表面态影响小）②应用时BC结偏置限制在0V左右（减小基区宽度调制的影响）(4)扩散穿通型超增益管的特点2024/1/16

韩良31

练习

1.分别画出单基极条形和双基极双集电极结构的NPN晶体管的剖面图，并说明埋层的作用。

2.说明寄生PNP管在NPN管工作在不同区时的影响。2024/1/16

韩良32§2-2横向PNP管2024/1/16

韩良33

思考题1.设n+埋层对横向PNP管有什么好处？2.可控增益横向PNP管的原理是什么？3.横向PNP管的发射区为何选用较小的面积？2024/1/16

韩良342.2.1横向PNP管的结构和有源寄生效应ECBB(B)PNPE(E1)C(E2)S(C1)S(C2)EBCSPNPPN2024/1/16

韩良352.2.1横向PNP管的结构和有源寄生效1.横向PNP管工作在正向工作区时，其BC结始终处于反偏(VBC>0)，而集成电路中衬底总是接最低点位，所以横向PNP的集电区C(E2)与外延层N-epi(B)及P型衬底(C2)形成的寄生PNP截止；而横向PNP的发射区E(E1)与外延层N-epi(B)及P型衬底(C1)形成的寄生PNP管则因VBE<0)而处于正向工作区。纵向PNP管的影响：B(B)PNPE(E1)C(E2)S(C1)S(C2)PNP管正向工作：

VBE<0VBC>02024/1/16

韩良362.横向PNP管工作在反向工作区时，其BE结始终处于反偏(VBE>0)，横向PNP的发射区E(E1)与外延层N-epi(B)及P型衬底(C1)形成的寄生PNP截止；而横向PNP的集电区C(E2)与外延层N-epi(B)及P型衬底(C2)形成的寄生PNP管则因VBC<0，而处于正向工作区。纵向PNP管的影响：PNP管反向工作：

VBE>0VBC<0B(B)PNPE(E1)C(E2)S(C1)S(C2)2.2.1横向PNP管的结构和有源寄生效2024/1/16

韩良373.横向PNP管工作在饱和区时，VBE<0，VBC<0，因而，横向PNP的发射区E(E1)与外延层N-epi(B)及P型衬底(C1)形成的寄生PNP管和横向PNP的集电区C(E2)与外延层N-epi(B)及P型衬底(C2)形成的寄生PNP管均处于正向工作区。纵向PNP管的影响：B(B)PNPE(E1)C(E2)S(C1)S(C2)PNP管工作在饱和区：

VBE<0VBC<02.2.1横向PNP管的结构和有源寄生效2024/1/16

韩良382.2.2横向PNP管的电学特性ECB1.电流增益β低，一般NPN管的β=100—500，而横向PNP的β

=10—50。原因及改善措施：(1)寄生PNP的影响，只有从发射区侧面注入的空穴才对横向PNP管的电流增益有贡献。减小发射区面积与周长之比。2024/1/16

韩良392.2.2横向PNP管的电学特性ECB1.电流增益β低，一般NPN管的β=100—500，而横向PNP的β

=10—50。原因及改善措施：(2)采用埋层,可以使纵向寄生PNP管的基区宽度增大；而且埋层减小了寄生PNP管的基区电阻，使其注入效率降低；同时埋层形成了对孔穴的减速场。2024/1/16

韩良402.2.2横向PNP管的电学特性ECB1.电流增益β低，一般NPN管的β=100—500，而横向PNP的β

=10—50。原因及改善措施：(3)横向PNP本身结构上的限制。横向基区宽度不可能做得太小。改善表面态。2024/1/16

韩良412.2.2横向PNP管的电学特性ECB2.

特征频率低受WbL和寄生PNP影响。2024/1/16

韩良422.2.3横向PNP管常用图形

1.单个横向PNP管结构简单，面积小2024/1/16

韩良432.2.3横向PNP管常用图形

2.多集电极横向PNP管常用在比例电流源电路中C1C2C3C1C2BBEE2024/1/16

韩良442.2.3横向PNP管常用图形

3.可控增益横向PNP管多集电极结构的应用BECCBE(Co)IBOIBICOICICIBβ==ICIBO+ICO≈ICICO=ACACO2024/1/16

韩良452.2.3横向PNP管常用图形

4.多发射极多集电极横向PNP管基极等电位的横向PNP管共用一个隔离区2024/1/16

韩良462.2.3横向PNP管常用图形

5.大容量横向PNP管2024/1/16

韩良472.2.4作业1.画出横向PNP晶体管的平面图（版图）和剖面图，并说明埋层的作用。2.横向PNP晶体管在4种可能的偏置情况下，哪一种偏置会使寄生晶体管的影响最大？为什么？2024/1/16

韩良48§2-3衬底PNP管2024/1/16

韩良49

思考题1.衬底PNP管为什么不加n+埋层？2.衬底PNP管的应用有什么局限性？3.为什么衬底PNP管的基区表面要覆盖大面积的n+扩散？2024/1/16

韩良502.3.1衬底PNP管的结构和特性1.衬底PNP管的结构P-SubN–-epiP+P+PECBN+如右图所示2024/1/16

韩良512.3.1衬底PNP管的结构和特性1.纵向结构，故又称为纵向PNP晶体管；2.各结面较平坦，发射区面积可以做得很大，因此，可以在较大电流下工作；3.衬底(集电极)电位固定(最低电位)，因此，P-SubN–-epiP+P+PECBN+2.衬底PNP管的特性2024/1/16

韩良522.3.1衬底PNP管的结构和特性只能用作集电极接最低电位的射极跟随器；4.因为衬底作为集电区，所以不存在有源寄生，不用加n+埋层；5.因为基区是外延层，而外延层电阻率一般较大，因此，基区电阻较大。基区(外延层)上最好覆盖n+扩散层。P-SubN–-epiP+P+PECBN+2024/1/16

韩良532.3.2衬底PNP管的常用图形2024/1/16

韩良542.3.3CMOS工艺中的PNP管

CMOS模拟集成电路如带隙基准源等电路中通常要用到PNP管，它并不需要增加工艺，实质也是利用寄生结构。2024/1/16

韩良55§2-4集成二极管2024/1/16

韩良56思考题1.集成电路中的一般二极管构成方式有哪些？各自有什么特点？2.隐埋齐纳二极管的优点是什么？2024/1/16

韩良57一般集成二极管

1.B-C短接正向压降VF=VBEF反向击穿电压BV=BVBE结电容Cj

=Ce

寄生端电容Cp=Cs无寄生PNP管效应P-SubN–-epiP+P+PN+N+EBC2024/1/16

韩良58一般集成二极管

2.B-E短接VF=VBCFBV=BVBCCj=Cc

Cp=Cs有寄生PNP管效应P-SubN–-epiP+P+PN+N+EBC2024/1/16

韩良59一般集成二极管

3.C-E短接VF=VBCFBV=BVBECj=Cc+

Ce

Cp=Cs有寄生PNP管效应P-SubN–-epiP+P+PN+N+EBC2024/1/16

韩良60一般集成二极管

4.C开路VF=VBEFBV=BVBECj=Ce

Cp=Cc*Cs/(Cc+

Cs）有寄生PNP管P-SubN–-epiP+P+PN+N+EBC2024/1/16

韩良61一般集成二极管

5.E开路VF=VBCFBV=BVBCCj=Cc

Cp=Cs有寄生PNP管P-SubN–-epiP+P+PN+N+EBC2024/1/16

韩良62一般集成二极管

6.单独BC结VF=VBCFBV=BVBCCj=Cc

Cp=Cs有寄生PNP管P-SubN–-epiP+P+PN+BC2024/1/16

韩良63一般集成二极管

7.单独SC结VF=VSCFBV=BVSCCj=Cs

Cp=0无寄生PNP管N–-epiP+P+N+CP-Sub2024/1/16

韩良64隐埋齐纳二极管①动态电阻小②击穿电压稳定③噪声小VIVBOP-SubN–-epiP+P+PN+N+EBC缺点：在表面处两侧浓度都最高，且易受表面影响（1）齐纳二极管的特性要求一般齐纳二极管用BE结制作（BC短接）2024/1/16

韩良65隐埋齐纳二极管P-SubN–-epiP+P+PN+N+EBC（1）齐纳二极管的特性要求一般的齐纳管由于击穿发生在表面，因而输出噪声电压较大。次表面齐纳二极管。2024/1/16

韩良66隐埋齐纳二极管P-SubN–-epiP+P+PEBCP+N+N+P-SubN–-epiP+P+PPN+P+（2）两种隐埋齐纳二极管2024/1/16

韩良67§2-5肖特基二极管及肖特基晶体管2024/1/16

韩良68

思考题1.肖特基二极管的特点是什么？2.肖特基晶体管的结构和工作原理是什么？2024/1/16

韩良692.5.1肖特基二极管（SBD）SBD-SchottkyBarrierDiode

由半导体物理的知识可知，铝和N型硅接触形成的肖特基势垒有类似PN结的整流特性。P-SubN–-epiP+P+N+ABAB2024/1/16

韩良702006年韩良2.5.1肖特基二极管（SBD）特点：1.正向压降Vth小，约比PN结的Vth小0.1~0.2V

应减小串联电阻2.开关时间短

多子器件P-SubN–-epiP+P+N+AB2024/1/16

韩良712.5.1肖特基二极管（SBD）特点：3.反向击穿电压高

应减小边缘电场（P型环、覆盖电极）4.反相饱和IDS电流大

约为2×10-11A，而一般NPN管的IES约为2×10-16A。ABP-SubN–-epiP+P+N+ABpp2024/1/16

韩良722.5.2肖特基晶体管1.肖特基晶体管的结构

在TTL电路中，开关管对IB的要求是矛盾的。在导通时，要求导通快，所以要求IB大，因此基区存储电荷增大；而在由导通变为截止时，要求存储电荷小，以加快速度。采用肖特基晶体管代替一般的NPN管可以较好地解决此矛盾。其结构如下图所示。2024/1/16

韩良732.5.2肖特基晶体管1.肖特基晶体管的结构P-SubN–-epiP+P+PN+N+EBC

N型外延层做SBD的阴极，电路互连用的铝膜(B处)做为SBD的阳极。SBD可以使晶体管的VBC箝位在SBD的导通电压上。2024/1/16

韩良742.5.2肖特基晶体管1).NPN管正向有源或截止时，

VBE>0，

VBC<0

或

VBE<0，

VBC<0SBD截止，相当于一般NPN管。2.抗饱和原理2024/1/16

韩良752.5.2肖特基晶体管IBICISBDIbIc2).NPN管反向有源或饱和时，VBC>02.抗饱和原理

（2）

VBC大于SBD的导通电压时，SBD导通，晶体管的VBC

被箝位在0.45V，阻止了NPN管的集电结进入导通状态，使它不会进入深饱和，因而饱和时的超量存储电荷大大减小。（1）VBC

小于SBD的导通电压时，SBD仍未导通，IB=Ib2024/1/16

韩良762.5.3作业1.画出肖特基晶体管的剖面图，并说明其工作原理。2024/1/16

韩良77§2-6MOS晶体管及其寄生效应2024/1/16

韩良78

思考题MOS晶体管沟道长度和宽度是如何定义的?2.寄生MOS晶体管如何形成的？它的危害是什么？如何消除？3.闩锁效应是如何产生的？有何危害？如何避免发生？2024/1/16

韩良792.6.1MOS晶体管常用图形WLLWLWLwW=3w2024/1/16

韩良802.6.2场区寄生MOS管（场开启MOS管）MOS集成电路中，当一条铝线跨接两个相邻的扩散区时，就会形成场区寄生MOSFET。如果铝线上的电压使铝线下的衬底反型形成沟道，寄生MOSFET就会有电流。同样，多晶硅做为连线时，或由于光刻对准偏差，也会产生寄生MOSFET管。2024/1/16

韩良812.6.2场区寄生MOS管（场开启MOS管）

为防止场区寄生MOSFET的导通，必须提高其开启电压：1.加厚场氧化层厚度（采用等平面工艺，减小表面台阶）2.采用场区注入，提高衬底表面浓度3.控制有源区间距2024/1/16

韩良822.6.3寄生双极晶体管N-subppppP-subnnnn

在MOS集成电路中有两类寄生双极型晶体管，一类是以正常MOSFET的源、漏和衬底形成的寄生三极管；

另一类是由场区MOSFET的源、漏和衬底形成的寄生三极管。2024/1/16

韩良832.6.3寄生双极晶体管N-subppppP-subnnnn

消除寄生双极晶体管影响的措施：P衬底接最低电位

N衬底接最高电位使MOS管源漏区与衬底形成的二极管不处于反偏状态2024/1/16

韩良842.6.4寄生可控硅—闩锁效应

1.寄生可控硅结构VDDGNDVoViP-SubN-阱p+p+p+n+n+n+RWRSRSRWIRSIRWVDDGNDVON-P-VO

在一定的外界因素的触发下，会出现负阻电流特性，和PNPN器件的闸流特性很相似，称为Latch-up效应(闩锁效应)。VHIHIV02024/1/16

韩良852.6.4寄生可控硅—闩锁效应

1.寄生可控硅结构VDDGNDVoViP-SubN-阱p+p+p+n+n+n+RWRSRSRWIRSIRWVDDGNDVON-P-VO

VDD与GND之间存在反偏的阱-衬底结，通常只有很小的二极管漏电流，但在一定的外界因素触发下(大的电源脉冲干扰或输入脉冲干扰，特VHIHIV02024/1/16

韩良862.6.4寄生可控硅—闩锁效应

1.寄生可控硅结构VDDGNDVoViP-SubN-阱p+p+p+n+n+n+RWRSRSRWIRSIRWVDDGNDVON-P-VO别是在γ射线照射下)，VDD与GND之间会产生一个横向电流IRw，而使P沟MOSFET周围的N阱电位低于P+源区，当这个电位差达到一定程度时，VHIHIV02024/1/16

韩良872.6.4寄生可控硅—闩锁效应

1.寄生可控硅结构VDDGNDVoViP-SubN-阱p+p+p+n+n+n+RWRSRSRWIRSIRWVDDGNDVON-P-VO会导致P+-N阱结正偏，少数载流子空穴从P+有源区流向N阱，使PNP管导通，同样，NPN管也会导通，形成正反馈，即使外界因素消失。VHIHIV02024/1/16

韩良882.6.4寄生可控硅—闩锁效应

2.产生条件VDDGNDVoViP-SubN-阱p+p+p+n+n+n+RWRSRSRWIRSIRWVDDGNDVON-P-VO必要条件：1.两个发射结均正偏2.βnpn*βpnp>13.IPower>IHIB2IB1IC1IC2Ig寄生可控硅一旦被触发，电流巨增，将烧毁芯片。2024/1/16

韩良892.6.4寄生可控硅—闩锁效应

2.消除闩锁效应措施—版图设计RSRWIRSIRWVDDGNDVON-P-VO（1）均匀且充分设计阱和衬底的电源和地的欧姆接触，并用金属线连接，必要时采用环结构。减小RS和RW

VDDGNDVoViP-SubN-阱p+p+p+n+n+n+RWRSVDDGNDVoViRSViP-SubN-阱p+p+p+n+n+n+RWn+p+N-阱2024/1/16

韩良902.6.4寄生可控硅—闩锁效应

2.消除闩锁效应措施—版图设计RSRWIRSIRWVDDGNDVON-P-VO（2）加大NMOS管源漏区距阱边界的距离。减小βnpn。β∝1/Wb。VDDGNDVoViP-SubN-阱p+p+p+n+n+n+RWRSVDDGNDVoViRSViP-SubN-阱p+p+p+n+n+n+RWn+p+2024/1/16

韩良912.6.4寄生可控硅—闩锁效应

2.消除闩锁效应措施—版图设计RSRWIRSIRWVDDGNDVON-P-VO（3）埋层。减小RW和βpnpVDDGNDVoViP-SubN-阱p+p+p+n+n+n+RWRS2024/1/16

韩良922.6.4寄生可控硅—闩锁效应

2.消除闩锁效应措施—版图设计RSRWIRSIRWVDDGNDVON-P-VO（4）外延层。减小RSVDDGNDVoViP-SubN-阱p+p+p+n+n+n+RWRS（5）增加阱深。减小βpnp2024/1/16

韩良932.6.4寄生可控硅—闩锁效应

2.消除闩锁效应措施—版图设计RSRWIRSIRWVDDGNDVON-P-VO（6）采用伪收集极：收集横向NPN集电极注入的空穴，阻止纵向PNP的基极注入，从而有效地减小了βpnp。

VDDGNDVoViP-SubN-阱p+p+p+n+n+n+RWRSVDDGNDVoViRSViP-SubN-阱p+p+p+n+n+n+RWn+p+n+N-阱2024/1/16

韩良942.6.4寄生可控硅—闩锁效应

2.消除闩锁效应措施—版图设计RSRWIRSIRWVDDGNDVON-P-VO（7）采用SOS(SiliconOnSapphire)CMOS工艺在蓝宝石绝缘衬底上做器件，从根本上消除了可控硅结构。

VDDGNDVoViP-SubN-阱p+p+p+n+n+n+RWRS2024/1/16

韩良952.6.4寄生可控硅—闩锁效应

2.消除闩锁效应措施—版图设计RSRWIRSIRWVDDGNDVON-P-VOVDDGNDVoViP-SubN-阱p+p+p+n+n+n+RWRSVDDGNDVoViP+NP+N+PN+2024/1/16

韩良962.6.4寄生可控硅—闩锁效应

2.消除闩锁效应措施—工艺、测试、应用（1）采用外延衬底时，同时可采用埋层方法，增加阱的结深，形成减速场。（2）电源退耦，稳定电源。（3）输入信号不能过高。（4）负载电容不宜过大。（5）电源限流。VDDGNDVoViRSViP-SubN-阱p+p+p+n+n+n+RWn+p+n+N-阱2024/1/16

韩良97§2-7电容器2024/1/16

韩良98

思考题1.形成电容的方式有哪些？各自的特点是什么？2024/1/16

韩良992.7.1PN结电容N–-epiP+P+PN+BA