电工与电子技术触发器

第21章触发器和时序逻辑电路授课教师：蒙自明〔物理与光电工程学院〕:dianzijishu12@126Code:cheliang10回想逻辑符号：&ABYCY=ABC逻辑表达式：逻辑符号：ABYC>1Y=A+B+C逻辑表达式：逻辑符号1AY逻辑表达式：Y=A逻辑函数表示方法逻辑表达式逻辑形状表〔形状表、真值表〕逻辑图〔逻辑符号构成的电路图〕逻辑运算的根本法那么组合逻辑电路的分析与设计8421BCD码编码表000输出输入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y3000111010000111100011011000000000011174LS译码器功能表输入输出SA0A1Y0110000011001101110

Y1Y2Y311101110111011121.1双稳态触发器21.2存放器21.3计数器21.1双稳态触发器21.2存放器21.3计数器触发器触发器(flip-flop)由门电路构成，是构成时序逻辑电路的根本单元。它是一种具有记忆功能，能储存1位二进制信息的逻辑电路。触发器的特点：我们把输入信号作用前的触发器形状称为如今形状(“现态〞)，用Qn和Qn表示(或用Q和Q表示)；把在输入信号作用后触发器的形状称为下一形状(“次态〞)，用Qn+1和Qn+1表示。①具有两个稳定的形状，用来表示电路的两个逻辑形状；②在输入信号作用下，可以被置成“0〞态或“1〞形状；③当输入信号吊销后，所置成的形状可以坚持不变。一、电路构造和逻辑符号1根本RS触发器由两个与非门的输入端、输出端交叉衔接构成。(反响)信号输入端，低电平有效。互补输出端：Q=0、Q=1的形状称“0〞态，Q=1、Q=0的形状称“1〞态。RDSDQn+11001010①RD=0、SD=1时：不论触发器原来处于什么形状次态都将变成“0〞态，这种情况称将触发器置“0〞或复位。RD端称为触发器的置“0〞端或复位端(低电平有效)。二、任务原理1根本RS触发器0110RDSDQn+10101011根本RS触发器②RD=1、SD=0时：不论触发器原来处于什么形状次态都将变成“1〞态，这种情况称将触发器置“1〞或置位。SD端称为触发器的置“1〞端或置位端(低电平有效)。1110③RD=1、SD=1时：触发器坚持原有形状不变，即原来的形状被触发器存储起来，这表达了触发器具有记忆才干。RDSDQn+101010111坚持101根本RS触发器0011RDSDQn+101010111坚持00不定？1根本RS触发器④RD=0、SD=0时：Qn+1=Qn+1=1，不符合触发器的互补输出关系。并且当RD、SD同时由0变为1时，由于两与非门的延迟时间不等，使触发器的次态不确定。这种情况是不允许的。规定RS触发器要遵照RD+SD=1的约束条件。1.形状转移真值表1根本RS触发器三、根本RS触发器的功能描画将触发器的次态Qn+1与现态Qn，以及输入信号之间的逻辑关系用表格的方式表示出来，称为形状转移真值表，简称形状表或真值表。根本RS触发器形状真值表RDSDQnQn+1功能000×不允许001×0100Qn+1＝0置“0”01101001Qn+1＝1置“1”10111100Qn+1＝Qn保持1111RDSDQn+100不定01010111Qn简化真值表记忆！次态Qn+1的卡诺图1根本RS触发器2.特征方程描画触发器逻辑功能的函数表达式称为特征方程，又称形状方程或次态方程。描画触发器的形状转换关系及转换条件的图形称为形状转移图，简称形状图。011根本RS触发器3.形状转移图〔形状图〕RD=1SD=1RD=0,SD=1RD=1,SD=0圆圈表形状箭头表转移方向标注表转移条件RD=1SD=1RDSDQQ置1置0置1置1置1坚持不允许1根本RS触发器任务波形图又称为时序图，是描画触发器的输出形状随时间和输入信号变化的规律的图形。4.波形图RD’SD’2可控〔同步〔钟控〕〕RS触发器一、电路构造和逻辑符号所谓同步触发器就是要求只需在同步信号到达时，触发器的形状才干发生变化。而这个同步信号叫做时钟信号〔时钟脉冲〕，用CP表示。二、任务原理－－－电平触发方式(上升沿触发)①CP＝0时，RD=SD=1，触发器坚持原来形状不变。②CP＝1时，RD=R，SD=S任务情况与根本RS触发器一样。三、功能描画1.特征方程〔CP＝1时〕RSQn+100Qn01110011不定2.形状真值表〔CP＝1时〕2可控〔同步〔钟控〕〕RS触发器SD’RD’不变不变不变不变不变不变置1置0置1置0不变3.形状转移图〔CP=1〕4.波形图〔设初态为0〕01R=0S=0R=0S=0R=1,S=0R=0,S=12可控〔同步〔钟控〕〕RS触发器四、同步RS触发器存在的问题－－空翻景象在一个时钟脉冲周期〔CP=1〕中，触发器发生多次翻转的景象叫做空翻。由于在CP=1期间，G3、G4门为“开门〞，都能接纳R、S信号。所以，假设在CP=1期间R、S发生多次变化，那么触发器的形状也能够发生多次翻转。为防止计数混乱，要求每来一个CP脉冲，触发器只发生一次翻转。

2可控〔同步〔钟控〕〕RS触发器边沿触发方式的触发器有两种类型：一种是维持—阻塞式触发器，它是利用直流反响来维持翻转后的新形状，阻塞触发器在同一时钟内再次产生翻转；另一种是边沿触发器，它是利用触发器内部逻辑门之间延迟时间的不同，使触发器只在商定时钟跳变时才接纳输入信号。3边沿触发器同时具备以下条件的触发器称为边沿触发器：①触发器仅在CP某一商定跳变沿到来时，才接纳输入信号；②在CP=0或CP=1期间，输入信号的变化不会引起触发器输出形状变化。优点：不仅抑制了空翻景象，而且大大提高了抗干扰才干。3边沿触发器一、维持—阻塞式D触发器RD、SD为直接置“0〞、置“1〞端，低电平有效。其操作不受CP控制，因此也称异步置“0〞、置“1〞端。1.电路构造和逻辑符号3边沿触发器2.任务原理011DD1DDD触发器的特征方程为：即D触发器的输出形状仅在CP的上升沿发生变化，且由CP上升沿到达前瞬间输入信号D的值决议。3边沿触发器3.维持、阻塞线的作用①线：置“1〞维持线；③线：置“0〞阻塞线。②线：置“0〞维持线；④线：置“1〞阻塞线。1011101110置“1〞有效防止了“空翻〞，且抗干扰才干强。3边沿触发器4.功能描画DQn+10011①形状真值表01D=0D=1D=0D=1②形状转移表③波形图QCPD123451〕触发器的触发翻转仅发生在CP的上升沿。2〕判别触发器次态的根据是CP上升沿前一瞬间输入端D的形状。设初态Q=021.1.2主从JK触发器1.电路构造从触发器主触发器反响线CPCP1互补时钟控制主、从触发器不能同时翻转RSC从触发器QQQSDRDC主触发器JK2.任务原理主触发器翻开主触发器形状由J、K决议，接纳信号并暂存。从触发器封锁从触发器形状坚持不变。01CPCP011RSC从触发器QQQSDRDC主触发器JK10形状坚持不变从触发器的形状取决于主触发器，并坚持主、从形状一致，因此称之为主从触发器。从触发器翻开主触发器封锁0C01CP0101RS

从触发器QQQSDRD

JKCP主触发器010CP高电平常触发器接纳信号并暂存(即主触发器形状由J、K决议，从触发器形状坚持不变〕。要求CP高电平期间J、K的形状坚持不变。CP下降沿()触发器翻转(主、从触发器形状一致)。CP低电平常,主触发器封锁,J、K不起作用1RS

从触发器QQQSDRD

JKCP主触发器01CP3.JK触发器的逻辑功能Qn10011100Qn01JKQnQn+100011011JK触发器形状表01010101CP高电平常，主触发器形状由J、K决议，从触发器形状不变。CP下降沿()触发器翻转(主、从触发器形状一致〕。00010101Qn+1QnS'R'JKQn+100Qn01010111QnJK触发器形状表(坚持功能)(置“0〞功能)(置“1〞功能)(计数功能)C下降沿触发翻转SD、RD为直接置1、置0端，不受时钟控制，低电平有效，触发器任务时SD、RD应接高电平。逻辑符号CPQJKSDRDQS1JC11KR例：JK触发器任务波形CPJKQ下降沿触发翻转3.将D触发器转换为T´触发器触发器仅具有计数功能即要求来一个CP，触发器就翻转一次。CPQD=QD触发器形状表DQn+10101CPQQD21.1.4触发器逻辑功能的转换21.3计数器计数器是数字电路和计算机中广泛运用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。分类加法计数器减法计数器可逆计数器(按计数功能)异步计数器同步计数器(按计数脉冲引入方式)二进制计数器十进制计数器N进制计数器(按计数制)21.3.1二进制计数器按二进制的规律累计脉冲个数，它也是构成其它进制计数器的根底。要构成n位二进制计数器，需用n个具有计数功能的触发器。1.异步二进制加法计数器异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器形状变换的时间先后不一，只需在前级触发器翻转后,后级触发器才干翻转。二进制数Q2Q1Q0000010012010301141005101611071118000脉冲数(CP)二进制加法计数器形状表从形状表可看出：最低位触发器来一个脉冲就翻转一次，每个触发器由1变为0