Quartus仿真实验报告_第1页
Quartus仿真实验报告_第2页
Quartus仿真实验报告_第3页
Quartus仿真实验报告_第4页
Quartus仿真实验报告_第5页
已阅读5页,还剩2页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

实验报告学生姓名:指导教师:日期:实验项目名称:编写相关芯片的Verilog程序并仿真实验目的:1.掌握基本的Verilog语法及编程思想2.用Verilog语句编写相关芯片以及门电路程序,并调用之以实现四位二进制加法器功能实验任务:用Verilog语句编写相关芯片以及门电路程序,并调用之以实现四位二进制加法器功能实验原理:根据之前编写的VerilogHDL程序来进行Verilog语句的编写。根据上面的电路图可得到Verilog语句如下:主程序modulemutiply(a,b,f);input[3:0]a,b;output[7:0]f;wire[7:0]f;wire[4:1]iA,iB,iSUM,i1A,i1B,i1SUM,i2A,i2B,i2SUM;wireiCIN,iCOUT,i1CIN,i1COUT,i2CIN,i2COUT;andinst6(iA[1],a[1],b[0]), inst3(iA[2],b[0],a[2]), inst4(iA[3],a[3],b[0]), inst5(iB[1],a[0],b[1]), inst7(iB[2],b[1],a[1]), inst8(iB[3],a[2],b[1]), inst9(iB[4],a[3],b[1]), inst10(i1B[1],b[2],a[0]), inst11(i1B[2],a[1],b[2]), inst18(i1B[3],a[2],b[2]), inst19(i1B[4],a[3],b[2]), inst24(i2B[1],a[0],b[3]), inst16(i2B[2],b[3],a[1]), inst23(i2B[3],a[2],b[3]), inst25(i2B[4],a[3],b[3]), inst20(f[0],a[0],b[0]);assigniA[4]=0;ADD74283inst(iA,iB,0,iCOUT,iSUM);assigni1A[1]=iSUM[2];assigni1A[2]=iSUM[3];assigni1A[3]=iSUM[4];assigni1A[4]=iCOUT;ADD74283inst1(i1A,i1B,0,i1COUT,i1SUM);assigni2A[1]=i1SUM[2];assigni2A[2]=i1SUM[3];assigni2A[3]=i1SUM[4];assigni2A[4]=i1COUT;ADD74283inst2(i2A,i2B,0,i2COUT,i2SUM);assignf[1]=iSUM[1];assignf[2]=i1SUM[1];assignf[3]=i2SUM[1];assignf[4]=i2SUM[2];assignf[5]=i2SUM[3];assignf[6]=i2SUM[4];assignf[7]=i2COUT;endmodule芯片程序moduleADD74283(A,B,CIN,COUT,SUM[3:0]); input[3:0]A,B; inputCIN; output[3:0]SUM; outputCOUT; wire[4:0]DATA; assignDATA=A+B+CIN; assignCOUT=DATA[4]; assignSUM=DATA[3:0];endmodule实验步骤:根据之前编好的电路图进行Verilog语句编写。我们首先根据芯片的功能表将芯片的程序编写出来,之后就是主程序的编写。我们只用表示出各个门电路和芯片的连接关系并调用编写好的芯片程序就可以完成整个程序的编写。编好程序之后是要对其进行编译和波形仿真。仿真完成之后就进行测试。主程序仿真波形图芯片ADD74283波形仿真图测试程序:仿真测试程序Mutiply.vt`timescale1ns/1ns`include"mutiply.v"`include"ADD74283.v"modulemutiply_vlg_tst;reg[3:0]a;reg[3:0]b;wire[7:0]f;initialbegina=4'd0;b=4'd0;endinitialbegin while(1) begin #10a=a+1; endendinitialbegin while(1) begin #20b=b+1; endendmutiplyi1(//portmap-connectionbetweenmasterportsandsignals/registers .a(a), .b(b), .f(f));initial$monitor($time,,,"f=%d",f);initial#1000$finish;endmodule实验结论:实验总结与心得:通过本次实验我们初步掌握了Verilog的语法及编程思想,并通过分工协作完成了程序的编写,测试及仿真的任务。由于之前对Verilog这种编程形式并不了解,加之硬件描述语言与我们以往接触过的程序语言有一定的差别,我们开始的进展并不顺利。但在阅读了一些实例程序、查阅相关资料并积极咨询老师、同学之后,我们对这种语言及其应用方式的认识逐渐明朗。在之后的编程过程中就游刃有余了。同时通过这次实验,我们也熟练掌握了Modelsim与Quartus仿真软件的使用方法。更重要的是,这次实验加强了我们独立思考的能力,刚开始时,我们都倾向于向别人请教问题,现在慢慢改变为遇到问题首先自己思考,自己查找资料,最后再大家一起进行讨论

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论