高铁沿线大都市带的空间发展：基于国际经验的探讨及斯噪声源电路的设计与实现

高铁沿线大都市带的空间发展：基于国际经验的探讨【摘要】基于对日本、法国、德国三国的经验借鉴，对高铁沿线大都市带（Metropolis）的空间发展进行研究。研究结果表明：（1）以可达性变化引起的“时空收缩”为基础，高铁在大都市带空间发展过程中发挥着重要作用；（2）高铁通过深化分工与专业化、促进聚集与扩散等社会经济效应推动沿线大都市带的空间发展，但其影响作用具有差异性；（3）在“高铁走廊”这一整体空间发展背景下，沿线大都市带的空间结构形态可分为一体型、端点型和混合型三种形式。【关键词】高铁；大都市带；空间发展；国际经验

绪言作为21世纪最具革命性和创新性的交通运输方式，高铁极大缩短了城市间的时空距离，使得城市发展呈现出同城化、一体化、区域化等特征和趋势，成为大都市带形成和发展的重要动力。霍尔将高铁的出现视为第二个铁路时代（AgeofRail）的来临，认为高铁所导致的地理空间收缩，将使整个欧洲成为多中心的大都市带[1][2]。2008年8月，北京至天津城际铁路正式投入营运，标志着我国高铁时代的来临；而2009年12月，武汉至广州客运专线建成通车，则标志着我国长大干线高速铁路开始陆续投用。根据国家《综合交通网中长期发展规划》、《中长期铁路网规划》（2008年调整），至2020年我国高速铁路总规模将达到1.8万km，连接除拉萨市以外的所有省会城市以及人口50万以上的城市，并形成“四纵四横”的铁路客运专线网络。可以预见，高铁将成为我国区域城镇化发展和城镇空间结构重构的重要因素，而高铁沿线大都市带的发展则尤为值得关注。高铁沿线大都市带的空间发展受何种因素的影响?有何内在机制?沿线区域和城市如何应对?日本、法国、德国等国家城市化发展水平较高、高铁建设运营周期长，各国高铁沿线大都市带的形成和发展可作为我国高铁沿线城市和区域发展的有益借鉴。1国外典型高铁线路建设与运营概况1.1日本东京—大阪东海道新干线沿线（TokaidoShinkansen）截至2012年7月，日本运行、在建和规划建设的高铁线路合计3625km①。其中，全长552.6km的东海道新干线起止于东京和大阪，于1964年10月建成通车，是世界上第一条高速铁路。20世纪50年代中后期，随着日本战后的经济复苏和快速增长，东海道地带人口和产业高度集中、铁路运能饱和。为满足区域交通运输需求、缩短大都市圈之间的交通时间，日本中央政府决定采用高速铁路以增强铁路运输能力，解决这一重要经济带的运输问题。东海道新干线线路独立于原有传统铁路线路，沿线共设有17个车站，最高运行速度为每小时270km，将东京和大阪之间的铁路通行时间由原来的6小时50分缩短为2小时25分（1992年前为4小时）。东海道新干线途经横滨、名古屋、京都等主要城市，连接东京、名古屋、大阪三大都市圈，是日本经济最发达、人口最密集的区域，其服务的区域人口约占全国总人口的59.3%②。东海道新干线的建成通车为沿线区域和城市带来巨大的社会、经济和环境效益，对世界铁路经营和欧洲各国的高速铁路发展产生了重要影响。以东京、名古屋、大阪等都市圈为主组成的日本太平洋沿岸大都市带（TaiheiyoBelt）在六十年代后期逐步形成和完善，被戈特曼视为世界六大城市带之一。.正是基于高铁对区域发展的重要作用，日本中部经济联合会使用“巨型经济带”（ExtraHugeEconomicZone，EHEZ）来描述经高铁推动所形成的经济区域[3]。1.2法国巴黎—里昂高铁沿线（TGVSud-Est）与促进区域均衡发展相比，法国高铁网络建设更加侧重增加铁路运输竞争力、克服传统铁路运输的运力瓶颈、打造交通运输通道和与欧洲高铁网络的连接，并以此促进相关技术创新。截至2012年7月，法国运行、在建和规划建设的高铁线路合计5200km。其中，法国TGV东南线是世界上第二条商业运行的高铁线路，TGV东南线的开通标志着欧洲高铁的开端。TGV东南线分别于1981年（南段）和1983年（北段）建成运营，连接了法国两个最大的经济区域，即巴黎和罗纳—阿尔卑斯地区，全长425km。20世纪70年代，由巴黎通往东南部的传统铁路网（Paris-Lyon-Mediterranean，PLM）服务于法国40%的人口，是通往法国东南部的重要通道，但其运力已达到饱和。为解决铁路运力瓶颈，并与航空运输有效竞争，TGV东南线的修建被提上议程。TGV东南线线路与传统铁路线路兼容，最高运行速度为每小时300km，将巴黎和里昂之间的通行时间由原来的4.5小时缩短为2小时。与该国经济、人口的空间分布相适应，法国高铁线路的一大特征是以巴黎为中心辐射状分布，连接各省首府和主要城市。TGV东南线设计就是为尽可能的缩短从巴黎到里昂的交通时间，因此沿线只有勒克勒佐（LeCreusot）和马孔（Macon）2个中间站点。1.3德国科隆—法兰克福高铁沿线（ICE）截至2012年7月，德国运行、在建和规划建设的高铁线路合计2320km。德国于1991年开始运营第一条高速铁路，其高铁建设以提升铁路运输能力和融入欧洲高铁网络为主要目的，并希望通过高铁连接人口密集区、缓解交通拥堵、降低能源消耗和实现环境保护目标。2002年开通的科隆—法兰克福高铁全长177km，是德国第一条高铁客运专线。科隆—法兰克福线最高运行时速为320km，将两市间的铁路交通时间从2.4小时缩减至1小时10分钟。与法国相比，德国人口和经济在地理空间聚集且在国土范围内均匀分布；在国家城市体系中，中小城市的发展更为完善，其高铁网络也具有多中心、网络化的结构特征，有着更多的区域交通中心和沿线站点。科隆—法兰克福线连接德国最为活跃的两个经济区，即莱茵—鲁尔地区（人口超过1000万人）和法兰克福莱茵—美因地区（人口超过500万人），自西向东设立三个中间站点：锡格堡（Siegburg）/波恩（Bonn）、蒙塔鲍尔（Montabaur）和林堡（Limburg）。2高铁影响下的大都市带空间发展比较前述日本、法国和德国各典型高铁线路，虽然区域经济状况、建设背景、线路特征、城市发展等方面各不相同，但沿线区域皆为各国产业、经济和人口的主要聚集区，也是各国最有代表性的大都市带。基于对这些大都市带空间发展的分析和借鉴，以下分别从影响基础、作用机制和典型特征三个方面论述高铁沿线大都市带的空间发展。2.1影响基础：高铁、可达性与时空收缩后现代主义地理学家将空间置于具体的社会生产、历史实践中进行分析，认为现代生产方式和技术极大地改变了时空关系，使得我们进入新的物质实践和新的空间再现模式。其中，哈维（DavidHarvey）则将近现代交通及通信技术导致的时空变化称为“时空收缩”。高铁有效缩短了交通时间，提高了交通与运输效率，但更重要的是高铁通过可达性改善，使得区域和城市的区位条件和相互关系发生变化，各种社会经济活动得以在新的时空范围内展开，从而产生一系列的深远影响。正是在这个意义上，霍尔指出，“高速铁路重要的不是速度，而是它引起的时空收缩。[4]”如图4所示，本文案例中各高铁沿线主要城市间不同交通方式间的出行耗时对比表明，各国高铁线路的开通运行有效改善了沿线区域的交通可达性，缩短区域和城市间的交通时间，并成为沿线大都市带发展的重要基础。2.2作用机制：时空收缩与沿线大都市带发展（1）高铁对沿线大都市带空间发展的基础影响要深入理解上述变化的产生机制，考察高铁及“时空收缩”所引起的区域和城市空间关系调整、社会经济活动再配置，则需从“时空收缩”所引起的分工与专业化、经济活动的聚集与扩散等方面进行分析。基于区域经济学、经济地理学等领域的相关理论，本文构建了如下图所示的高铁影响沿线大都市带空间发展的分析框架。如图5所示，其外层循环结构表明了交通建设与区域发展的互动关系；而内层结构则表明在时空收缩背景下区域经济活动的空间调整过程。在此背景下，城市间的相互作用不断增强，高铁沿线多个大都市区一体化、网络化发展效应不断增强。在上述影响机制的作用下，区域社会经济活动的具体空间调整则可从交通与出行、人口迁移与就业、企业选址、产业转移等各个方面进行分析。从交通与出行来看，一方面，高铁所产生的“时空收缩”降低交通成本（时间、费用）等，交通需求增大，尤其是大量的商务出行、旅游购物及其他一日往返出行等；另一方面，高铁的出现改变了居民出行方式，并对航空、汽车等其他交通方式产生较大影响。如TGV东南线极大地增加了交通出行，尤其是产生了大量的商业和贸易出行。据估计，1980～1985年间，巴黎至里昂间的商务出行增加了56%[5]。如表1所示，科隆—法兰克福高铁开通后，商务出行、私人出行有较大增加，两个城市间的航空运输则被取消。从经济与产业来看，传统产业经济条件下，更关注货物的贸易，而消费者、劳动者的流动较少，知识经济背景下第三产业的发展则愈加倚重人和高附加值产品的运输，高铁的重要性凸显。从就业与人口流动来看，高铁营运后城市可达性的提高将促进人口流动、创造大量的就业机会，并带动沿线城市人口增长。一方面，高铁通过改善站点所在城市或城市中心的可达性，提高劳动生产率和劳动力价值，并激励企业创造更多的就业机会；另一方面，更高的薪资水平和更加方便的通勤吸引就业人口进入当地劳动力市场。（2）高铁对沿线大都市带空间发展的影响差异然而，受高铁运输特性、区域的社会经济特征、“时空收缩”在空间上的不均衡性等因素影响，高铁对区域发展的影响也具有差异性，主要体现在作用类刑、作用结果等方面。区域自身社会经济特性决定着高铁对区域发展的效用，包括区域发展水平、经济特性、产业结构、交通条件等。如图6所示，横坐标所示的可达性是一个综合性指标，包括交通可达性及其引起的劳动力供给、区位条件等方面的变化；纵坐标表示区域社会经济发展特性，包括区域制度特征、经济现状、对外经济联系、区内外市场状况等。巴尼斯特（BanisterD）认为，仅有可达性的改善还不足以实现区域经济的发展，其决定性因素为纵坐标所示的区域社会经济特性[6]。以此为基础，沃尔弗莱姆（WolfframM）进一步将高铁对沿线区域发展的作用由强至弱划分为催化（Catalyst）、促进（Facilitating）、无影响（NotRelevant）、负面影响（NegativeRole）四类，如图6中所示[7]。类似的差异在高铁设站城市也可观察到，设站城市的社会经济特性、高铁站点的规模和等级，以及站点地区与城市的交通、功能等关系则是重要的影响因素。以东海道新干线为例，高铁所带来的服务业主要在东京、大阪聚集，1955～1970年间，两个城市就业岗位数量上升了35%；而由于以制造业为主的原有产业特性，同期名古屋的就业岗位数量则下降了30%；在TGV东南线，新增经济活动则进一步向巴黎和里昂的服务产业聚集[8]。针对高铁未设站的城市，已有研究普遍认为这些城市将在与站点所在城市的竞争中处于劣势，并将这一作用称为高铁的“忽略效应”（BypassEffect）。从高铁对区域发展的作用结果来看，国内外政府机构和研究人员普遍关注“高铁能否促进区域均衡发展”这一问题，即高铁所产生的聚集经济能否由区域中心城市向外围地区或城市有效扩散，以及高铁是否进一步加剧了区域差距。虽然尚未形成一致共识，但多数的研究指出高铁将进一步增强大城市聚集效应、并导致区域差距的扩大。2.3典型特征：高铁走廊与大都市带空间结构形态（1）大都市带的空间发展与高铁走廊交通走廊联系区域内的核心城市及沿线中小城市，成为大都市带的发展轴线，是大都市带形成的必要条件之一。区域经济越是发达，其交通需求则越多样化，因此大都市带间的交通走廊通常是多种交通方式的复合。而与高速公路、航空等运输方式相比，高铁在大都市带这一地理空间尺度有着更多优势，在区域间或各大都市区间的交通运输中发挥着越来越重要的作用。类似交通经济带或交通走廊，以高铁为依托所形成的区域发展走廊被称为高铁走廊。布拉姆（BlumU）则使用“扩展型功能区（ExtendedFunctionalRegion）”来强调高铁走廊沿线社会经济一体化发展。扩展性功能区是指共享劳动力市场、服务市场的地理区域，是众多社会、经济活动的共同基础，是地区生产和消费的共同区域[9]。地域邻接性是扩展性功能区的重要基础，而由高铁和其他基础设施、联系网络所影响的通勤区域则决定着功能区的边界。（2）高铁沿线大都市带的空间结构形态大都市带在空间形态上表现为组成要素在核心地区高度密集，以及沿走廊轴线展开的多核心星云状结构，是由多个大都市区相互作用、紧密联系而形成的组合体。以起始站点连接两个大都市区的高铁走廊基础，根据都市区和城市间的空间关系，以及高铁的不同影响作用，高铁沿线大都市带的空间结构形态可分为一体型、端点型、混合型三种。在各种类型中，高铁走廊起始站点所在的核心大都市区都是构成大都市带的基本要素。如图7（a），一体型是指高铁走廊沿线的核心城市与沿线设站城市相互作用，在走廊的起始端点形成功能区域，大都市带即由若干功能性区域构成。在一体型的沿线大都市带中，高铁促进沿线设站城市的发展，高铁沿线的通勤交通、商务交通、单日往返出行等主要产生于沿线设站城市与起始站点核心城市间。如图8中（a）、（b）所示，日本东京—大阪东海道新干线、德国科隆—法兰克福高铁沿线大都市带即为此种类型。图7（b）所示端点型则是指由于核心大都市区和沿线设站城市的空间影响差异较大，空间相互作用较少，大都市带由高铁走廊两端的核心大都市区相互作用形成。在端点型的沿线大都市带中，高铁进一步强化了起始站点核心大都市区的聚集效应，高铁诱发的交通出行主要产生于起始站点间，对沿线的设站城市影响较小。如图8（c）所示，法国巴黎—里昂高铁沿线大都市带即为此种类型。混合型为上述一体型和端点型的复合。高铁走廊端点大都市区间社会经济活动密集，但同时存在由端点核心城市与邻近设站城市所界定的功能区，如图7（C）所示。3结论与讨论大都市带是城市体系空间演变的高级阶段，而交通走廊则是其形成和发展的必要条件，高铁为大都市带的空间发展带来新的契机。高铁影响下可达性变化及其引起的“时空收缩”产生减少交通成本、改善区位条件、降低空间交易成本等积极影响，并带来一系列的经济效应，包括生产要素的加速流动、产业分工与专业化、市场区域扩大等；进而基于聚集与扩散机制，推动区域城市体系空间发展与空间结构重构。但受区域和城市特性、高铁自身因素等影响，高铁对大都市带的作用还表现出差异性。高铁走廊沿线大都市带内的都市区之间、城市之间的相互作用各不相同，并表现为不同的空间结构形态。

【注释】①数据来源：UIC，HighSpeedLinesintheWorld，2012.URL：http：///spip.php?article573。以下法国、德国高铁建设数据也来源于此资料。②数据来源：CentralJapanRailwayCompany.CENTRALJAPANRAILWAYCOMPANY-DATABOOK2011[R].2011.【参考文献】[1]HallP，BanisterD.TheSecondRailwayAge[J].BuiltEnvironment，1994，3/4（19）：157-162.[2]HallP.LookingBackward，LookingForward：TheCityRegionoftheMid-21stCentury[J].RegionalStudies，2009，43（6）：803-817.[3]IshiiM.FlexibleSystemDevelopmentStrategiesfortheChuoShinkansenMaglevProject：DealingWithUncertainDemandandR&DOutcomes[D].MassachusettsInstituteofTechnologyEngineeringSystemsDivision。2007：33-35.[4]ChenCL，HallP.TheImpactsofHigh-speedTrainsonBritishEconomicGeography：astudyoftheUK'SInterCity125/225anditsEffects[J].JournalofTransportGeography，2011，19（4）：689-704.[5]RothDL.TheTGVSystem：ATechnical，Commercial，FinancialandSocio-economicRenaissanceoftheRailMode[D].UniversityofthePennsylvania，1990：50-56.[6]BanisterD，BerechmanY.TransportInvestmentandthePromotionofEconomicGrowth[J].JournalofTransportGeography，2001，9（3）：209-218.[7]WolfframM.PlanningtheIntegrationoftheHigh-speedTrain-ADiscourseAnalyticalStudyinFourEuropeanRegions[D].UniversitätStuttgartStädte.2003：50-52.[8]AlbalateD，BelG.High-SpeedRail：LessonsforPolicyMakersfromExperiencesAbroad[J].PublicAdministrationReview，2012：336-349.[9]Blum，U.，K.E.Haynes，C.Karlsson.TheRegionalandUrbanEffectsofHigh-speedTrains[J].TheAnnalsofRegionalScience，1997.31（1）：1-20.高斯噪声源电路的设计与实现摘要：为了实现占用资源少、精度高的高斯噪声源电路，设计了一种新的高斯噪声产生方案，该方案在FPGA上通过线性反馈移位寄存器产生高速均匀分布伪随机数，接着利用均匀分布与高斯分布之间的映射关系生成高斯噪声，并创新地采用非均匀划分的折线逼近映射曲线，同时设计寻址电路，从而减少噪声源占用的资源，改善噪声精度。在XILINXVirtex5XC5VLX50T上的实现结果表明，该方案仅使用了2%的可配置SLICE和1块片上BRAM，实现了±4σ（σ为标准偏差）的高斯噪声源。时序分析表明其最高频率可达131MHZ。关键词：高斯噪声源电路；查表法；非均匀划分；寻址电路

DesignandImplementofGaussNoiseSourceCircuitAbstract:InordertoachieveaGaussnoisesourcecircuitwithlowresourceoccupationandhighprecision,anewmethodisproposedinthispaper.Themethodgeneratehighspeeduniformlydistributedpseudo-randomnumberbylinearfeedbackshiftregisteronFPGA,GaussnoiseisgeneratedaccordingtothemappingrelationshipbetweenuniformdistributionandGaussiandistributionthen.Nonuniformpartitionlinesareusedtoapproximatethemappingcurveandthecorrespondingaddressingcircuitisdesignedwhichreducetheoccupiedresourcesandimproveprecisionofnoise.TheimplementeddesignonaXILINXVirtex5XC5VLX50Tutilizesonly2%configurableSLICEand1on-chipBRAMtogenerateGaussiansampleswithinupto±4σ,whereσisthestandarddeviation.Timinganalysisshowsthatthefrequencyofthecircuitcanbeupto131MHZ.Keywords:Gaussiannoisesourcecircuit;look-uptablemethod;nonuniformpartition;addressingcircuit

在硬件实现的跟踪系统中，经常需要高斯噪声信号源来提供噪声。传统的高斯噪声大多在基于DSP的软件系统上生成，其产生速度比硬件系统工作频率要慢很多，且不利于SOC（systemonchip）的集成。通常，在这样的系统里有大量的运算与逻辑操作（例如，硬件粒子滤波系统），高斯源作为噪声模块只是很小的一个功能块，因此设计时需要尽量减少噪声源占用的资源，以便将有限的FPGA的资源尽量留给其它计算模块[1]。然而，噪声的精度却对最终的跟踪结果精度有着直接影响，因此要想获得高精度的跟踪结果必须改善噪声的精度。为了获得占用资源少、精度高的高斯噪声源电路，设计了本文的高斯噪声产生方案。该方案由VerilogHDL编程，可移植性强，可作为功能模块移植到其它系统中产生高斯噪声。1.方案选择为了获得高斯噪声，通常采用数字合成方法[2]，首先产生均匀分布的伪随机数噪声，然后通过一定的转换方法获得高斯白噪声。均匀分布的伪随机数产生已经有较长的研究历史，主要的方法有：线性同余法、m序列产生法、logist方程法、进位加方法[3]。FPGA具有并行计算的优势，可以胜任基本逻辑、简单加减法、大小比较、多路选择和时序逻辑等操作。通常FPGA采用查找表实现组合逻辑运算，当组合逻辑过于复杂时，往往需要使用多级查找表来完成运算，大大降低速度，如乘除法[4]。因此用FPGA实现伪随机数发生器，算法应该尽量简单，并尽量不要使用乘除法。考虑到以上因素，本设计采用m序列产生法，该算法具有简单、产生速度快、可重复性强的特点，并且得到的伪随机序列周期较长。将均匀分布的随机序列转化为高斯分布的随机序列的方法主要有函数变换法、中心极限法、查找表法三种[5]。前两种方法都使用到了复杂的运算，在FPGA上实现时需要占用较多的逻辑资源。查找表法通过图[1]所示的均匀噪声和高斯噪声之间的映射关系建立查找表，通过查表方法得到对应高斯噪声。若对每个均匀输入都建立查找关系，则对于n位的均匀噪声输入需要建立2n大小的查找表，查找表大小随着输入位数增加成指数增长。当为了增加精度而提高n时，查找表大小迅速增长到不能接受。文献[2]利用折线来逼近映射曲线，查找表里存储折线的偏移和斜率，从而减少查找表的大小。观察图1我们发现曲线在高斯噪声绝对值小的地方斜率小，在绝对值大的地方斜率大。如果采用均匀量化的方法，则在高斯噪声绝对值越大的地方精度越差。要想得到更高精度，就要增加均匀量化级数，增大查找表[6]。本文引入非均匀划分的思想，在斜率较小的地方，用较少的折线逼近映射曲线，在斜率大的地方，用更多的折线逼近映射曲线，这样可以在不增加查找表大小的情况下改善精度。本文的安排如下：在第二节中给出了均匀伪随机数的实现过程。第三节我们详细描述了本文的非均匀划分的方法和寻址方式。在最后一节，我们给出设计结果和结论。图（1）（0，1）均匀分布与（0，1）高斯分布的映射关系Fig.1Mappingrelationshipbetween(0,1)uniformdistributionand(0,1)Gaussiandistribution2.均匀分布伪随机数产生m序列是最长线性反馈移位寄存器的简称[7]，它是由带线性反馈的移位寄存器（LinearFeedbackShiftRegister,LFSR）产生的周期最长的序列。m序列的每个状态可以看成对应一个随机噪声，当m序列使用n级寄存器时，对应的均匀噪声的重复周期最大为2n-1。为了生成m序列，需要选择合适的反馈节点使得输出序列最长。反馈节点的选择决定了输出序列的周期。例如：对于一个3位宽的LFSR，如果选择节点[1，2]，输出将在两个值间循环。相比，如果选择节点[0，2]，输出值的周期可以达到23-1个。表一给出了不同位宽时的LFSR达到最大周期时节点的选择。表1最长周期的LFSR的节点选择Table.1TapsformaximallengthLFSRs位宽周期长度节点选择82551，2，3，716655351，2，4，1524167772150，2，3，233242949672951，5，6，31对于采用异或门作为反馈的LFSR，当进入所有位状态为逻辑0时，输出将阻滞在全0状态。为了避免在电路进入这种全0状态，我们对常规的LFSR电路稍微做了一点改进，使得当电路进入全0时，将自动跳转到合法状态继续运行。图（2）以n等于8为例给出了本人LFSR的电路。图（2）8位的LFSR实现电路Fig.2Implementationcircuitfor8bitsLFSR从m序列的实现过程来看，相邻的两个输出值间相关性很强，这必然影响到均匀噪声信号的独立性，为了减少这种相关性，可以采取L个LFSR并行工作，分别给予每个LFSR不同的初始种子，再从L个输出中抽取一个作为均匀噪声序列的输出。参考文献[5]，我们选择LFSR的位宽n=32，并行运行L=6个LFSR来产生均匀分布噪声序列。3.高斯噪声产生方法图（1）的映射关系可以用函数表示为QUOTEx=-∞yfzdz=-∞y12π式中x为均匀随机变量，y为高斯随机变量。随着高斯噪声y的绝对值增大，用来逼近曲线的直线的斜率也增大，若使用均匀分段的折线来逼近映射曲线，则高斯噪声绝对值越大的地方，用来逼近映射曲线的斜率越大，由于逼近所带来的误差越大。因此，我们使用非均匀划分的方法，在高斯噪声绝对值小的地方采用更少的直线来逼近，相反，在高斯噪声绝对值大的地方，采用更多的直线来逼近，这样在逼近直线总数不变的情况下，改善噪声的精度。同时，均匀噪声与高斯噪声之间的映射关系曲线关于点（0.5，0）对称，因此只考虑横坐标位于（0.5，1）的情形，从而节约一半的存储空间。对于横坐标位于（0，0.5）的情况，可以通过适当转换获得。我们以8位的输入为例来解释本文的非均匀划分方法和寻址方式。首先，我们选择1-2-n（1<=n<=8）作为边界点来划分曲线，总共划分为7段，每一段对应一个存储空间，如图（3）。图（3）映射曲线非均匀分区示意图Fig.3Diagramofnonuniformpartitiontomappingcurve为了对这七段空间进行寻址，我们设计图（4）的寻址电路，该寻址电路具有收缩的特性[8]，随着地址增长，两个相邻地址对应的输入x间的距离越来越小。当x7=1时，对应x坐标大于0.5，寻址电路中间部分可以视为通路，电路直接寻址取得直线斜率和偏移后通过计算模块获得高斯噪声输出。当x7=0时，通过多路选择器对寻址做相应变换，同时x7作为控制信号，控制计算模块结果取反。图（4）寻址电路Fig.4Addressingcircuit4.仿真结果本文采用XILINX公司的Virtex5系列的XC5VLX50T芯片上实现了上述设计，设计主要占用了2%的可配置的SLICE和一块片上BRAM，实现了±4σ的高斯噪声源，将5000点的输出结果导入到matlab里并绘制直方图，得到图（5）：图（5）输出噪声序列直方图Fig.5Histogramoftheoutputnoisesequence由图可以看出，生成的噪声序列密度函数基本符合高斯分布，达到了设计要求。

5.结束语高斯源噪声作为最常用的噪声源之一，经常被应用于各种需要加噪处理的系统和算法。相对于传统的高斯噪声源来说，基于FPGA的非均匀折线逼近的高斯噪声源具有高速、占用资源少、精度高、可移植性强的优点。容易作为IP核，移植到高速的数字系统中。

参考文献:[1]VasilescuG.Electrocnicnoiseandinterferingsign