电子技术课件第五章(新)

第五章数字逻辑电路5.1.1数字量和模拟量模拟量：该物理量的变化在时间上或数值上是连续的。把表示模拟量的信号叫做模拟信号，并且把工作在模拟信号下的电子电路叫做模拟电路。5.1数字电路概述数字量：特点1.该物理量的变化在时间上和数量上都是离散的。时间离散——采样数值离散——量化2.它们的数值大小和每次的增减变化都是某一个最小数量单位Δ的整数倍，而小于这个最小数量单位的数值即量化误差。3.以“0”“1”表示，采用二进制。

把表示数字量的信号叫做数字信号，并且把工作在数字信号下的电子电路叫做数字电路。5.1.2数字电路的特点1.采用二进制只有两种状态，因此基本单元电路简单，对元件参数的精度要求不高。2.数字电路抗干扰能力强。可以通过增加二进制的位数的方法来提高电路的精度。3.数字信号方便处理、便于长期存储。4.数字信号保密性好。5.可以采用标准的逻辑部件和可编程逻辑器件来构成各种数字系统，设计方便，使用灵活。概述数字化：将模拟信号转变成数字量，通过数字电路对数字信号进行处理，再将数字信号转换为模拟输出。声音

模拟电信号

数字信号

存储、处理等

数字信号

模拟电信号

声音信号模数转换器（ADC）数字信号处理电路数模转换器（DAC）模拟量数字量数字量模拟输出5.1.3数字电路的分类

1．数字电路按组成的结构可分为分立元件电路和集成电路两大类。按照其规模又可分为小规模SSI，中规模MSI、大规模LSI和超大规模VLSI集成电路

2．按电路所用器件的不同，数字电路又可分为双极型和单极型电路。

3．根据电路逻辑功能的不同，又可分为组合逻辑电路和时序逻辑电路两大类。5.1.5脉冲信号1、常见脉冲信号波形2、矩形脉冲波形参数(1)脉冲幅度(2)脉冲宽度tw:脉冲波形前后沿0.5Um处的时间间隔。(3)上升时间tr:脉冲前沿从0.1Um上升到0.9Um所需要的时间。(4)下降时间tf:脉冲后沿从0.9Um下降到0.lUm所需要的时间。(5)脉冲周期T:在周期性连续脉冲中，两个相邻脉冲间的时间间隔。(6)占空比q:指脉冲宽度tw与脉冲周期T的比值。5.2数制表示数量大小时往往需要多位数码，多位数码中每一位的构成方法以及从低位到高位的进位规则5.2.1十进制（D）1.代码：0，1，～，8，9。十个2.逢十进一3.第i位的权10i。5.2.2二进制（B）1.代码：0和1两个2.逢二进一3.第i位的权2i。5.2.3八进制数在八进制数中，有0～7八个数字符号，计数基数为8，计数规律是“逢八进一”，各位数的权是8的幂。n位八进制整数表达式为下一页上一页返回

5.2.4十六进制（H）1.代码：0，1，～，8，9，A(10)，B(11)，C(12)，D(13)，E(14)，F(15)。2.逢十六进一3.权16i。5.2.5数制转换1、二进制、八进制、十六进制数转换成十进制数只要将二进制、八进制、十六进制数按各位权展开，并把各位的加权系数相加，即得相应的十进制数。2、十进制数转换成二进制数整数部分：除2取余数，小数部分：乘2取整数。整数转换：第一步:把给出的十进制数除以2，余数为0或1就是二进制数最低位к0第二步:把第一步得到的商再除以2，余数即为к1第三步及以后各步:继续相除、记下余数，直到商为0，最后余数即为二进制数最高位。（54.2）10=（110110.00110…）25.2.5数制转换3二进制→十六进制，十六进制→二进制

例：（1110001100101.01）2=（1，1100，0110，0101.0100）=（1C65.4）16

（2B5.E）16=（0010，1011，0101.1110）=（1010110101.111）2

即：4位二进制数转换为1位十六进制数

1位十六进制数转换为4位二进制数，

小数点前最高位和小数点后最低位位数不够四位时前或后补0。

5.3开关元件

5.3.1二极管的开关作用

由于二极管具有单向导电性，当二极管加上正向电压(大于其导通电压)时，二极管导通，相当于开关接通；当二极管加上反向电压(小于其反向击穿电压)时，二极管截止，不计其反向漏电流则相当于开关断开，故二极管可以构成一个开关，由输入信号ui控制其开和关。下一页返回5.3开关元件

5.3.2三极管的开关作用

在数字电路中，三极管主要起开关作用，即工作在截止区或饱和区。在截止区时，可以看成是输出电压与输入无关，开关打开在饱和区时，开关相当于闭合（此时Uce很小）

5.4基本的逻辑门二进制的代码1和0可以表示事物的不同状态。两种对立的逻辑状态的逻辑关系称为二值逻辑如果用自变量和因变量分别表示某一事件发生的条件和结果，那么该事件的因果关系就可以用逻辑函数来描述5.4.1逻辑代数中的三种基本运算逻辑变量：以字母表示变量，取值只有0和1两种可能，不表示数值大小，只代表两种对立的逻辑状态。一、基本逻辑运算：与，或，非运算逻辑抽象:

输入开关：1通、0断；输出灯：1亮、0暗1.与逻辑1.真值表只有决定事物结果的全部条件都同时具备时，结果才发生，这种因果关系叫做逻辑与，又叫逻辑相乘。2.逻辑符号3.逻辑表达式ABY0000101001112.或逻辑1.真值表在决定事物结果的诸条件中只要有任何一个满足，结果就会发生，这种因果关系叫做逻辑或，又叫逻辑相加。2.逻辑符号3.逻辑表达式ABY0000111011113.非逻辑

1.真值表若条件具备了，结果就不会发生；条件不具备时，结果一定发生。这种因果关系叫做逻辑非，又叫逻辑求反。2.逻辑符号3.逻辑表达式AY0110复合逻辑运算1.与非和或非与非或非ABY001011101110ABY001010100110复合逻辑运算2.异或和同或异或同或ABY000011101110ABY0010101001115.4基本逻辑门电路5.4.2门电路

1、分立元件门电路（1）二极管“与”门电路

下一页上一页返回（2）二极管“或”门电路

3）三极管“非”门电路

5.4基本逻辑门电路2、集成逻辑门电路逻辑门电路是构成各种复杂数字电路的基本逻辑单元TTL（晶体管—晶体管逻辑电路的简称）和CMOS（互补对称式金属—氧化物—半导体的简称）两类集成逻辑门电路。TTL集成电路工作速度快、驱动能力强，但功耗大、集成度低；CMOS集成电路集成度高、功耗低。超大规模集成电路基本上都是CMOS集成电路。

下一页上一页返回TTL逻辑门：74、74H、74S、74LS、74ALS、74F。CMOS逻辑门：4000系列、74C系列和74HC/HCT（高速CMOS），标准CMOS电路可在3~15V范围内工作；但带负载能力较弱，与TTL系列的管脚不兼容。74C和74HC/HCT系列与相同编号的TTL管脚兼容，而且逻辑功能等效。

TTL（如74系列）和CMOS（如CC系列）电路。TTL与非门的电压传输特性曲线集成逻辑门的主要性能参数

1)输出高电平（VOH）

为与非门处于截止状态时的输出电平（逻辑1）。TTL与非门的典型值是3.6V，最小值为2.7V。

2)输出低电平（VOL）

为与非门处于导通状态时的输出电平（逻辑0）。TTL与非门的典型值是0.3V，最大值为0.5V。

3)输入高电平（VIH）为使与非门输出为低电平(导通)时的输入电平。TTL与非门的典型值是3.6V，最小值为2V，通常也把这个值称为开门电平，意为能保证与非门处于导通(开门)状态的最小输入电平。

4)输入低电平（VIL）

为使与非门输出为高电平(截止)时的输入电平。TTL与非门的典型值是0.3V，最小值为0.8V，通常这个值也称为关门电平，意为能保证与非门处于截止(关门)状态的最大输入电平。

5)输入高电平电流（IIH）与非门输入高电平时，流入输入端的电流。

TTL与非门产品：时其物理意义是与非门做负载，输入高电平时，可从前级门的输出端“拉出”的电流。

6)输入低电平电流（IIL）与非门输入低电平时，流出输入端的电流。

TTL与非门产品，时，。其物理意义是与非门做负载，输入低电平时，可“灌入”前级门的输出端电流。7)输出高电平电流（

IOH

）与非门输出高电平时，流出输出端的电流。TTL与非门产品规定，即被负载“拉出”的电流。

8)输出低电平电流（IOL

）与非门输出低电平时，流入输出端的电流。TTL与非门产品规定，即被负载“灌入”的电流。9）扇出系数N同一类型的逻辑门作为负载时，一个逻辑门能够驱动同类门的最大数目，称为扇出系数N。

N为其中的最小值。

当输出低电平时：

当输出高电平时：10）传输延迟时间将输出电压由高电平跳变为低电平的传输延迟时间称为导通延迟时间将输出电压由低电平跳变为高电平的传输延迟时间称为截止延迟时间两者的平均值称为平均传输延迟时间

平均传输延迟时间是衡量门电路速度的重要指标，它表示输出信号滞后于输入信号的时间。一般为10~20ns。表5-5常用的74LS系列集成电路的型号及功能

返回型号逻辑功能型号逻辑功能74LS002输入端四与非门74LS273输入端三或非门74LS04六反相器74LS204输入端双与非门74LS082输入端四与门74LS214输入端双与门74LS103输入端三与非门74LS308输入端与门74LS113输入端三与门74LS322输入端四或门TTL三态输出与非门电路

TTL与非门电路的系列产品中除了上述的与非门外，还有集电极开路的与非门(简称OC门)、三态输出门等，可以实现各种逻辑功能和控制作用。三态输出与非门，简称三态门。其中A和B是输入端，C是控制端，也称为使能端，F为输出端。它的输出端除了可以实现高电平和低电平外，还可以出现第三种状态－高阻状态(称为开路状态或禁止状态)。5.4.3TTL门电路和MOS门电路的使用1.TTL门电路的使用（1）多余输入端的处理①与非门多余输入端的处理通过一个大于等于1千欧的电阻接到Vcc上和需要使用的输入端短接②或非门多余输入端的处理直接接地和需要使用的输入端短接（2）TTL电路使用注意事项①电路输入端不能直接与高于+5.5V，低于-0.5V的低电阻电源连接，否则因为有较大电流流入器件而烧毁器件。②除三态门和OC门之外，输出端不允许并联使用，否则会烧毁器件。③防止从电源连线引入的干扰信号，一般在每块插板上电源线接去藕电容，以防止动态尖锋电流产生的干扰。④系统连线不宜过长，整个装置应有良好的接地系统，地线要粗、短。2.M0S门电路的使用（1）多余输入端的处理（不能悬空）①MOS与非门多余输入端的处理

直接接电源或者与其他输入端短接②MOS或非门多余输入端的处理直接接地或者和其他输入端短接

（2）MOS电路使用注意事项①要防止静电损坏。②操作人员应尽量避免穿着易产生静电荷的化纤物，以免产生静电感应。③焊接MOS电路时，一般电烙铁容量应不大于20W，烙铁要有良好的接地线，焊接时利用断电后余热快速焊接，禁止通电情况下焊接5.5组合逻辑电路将基本的门电路组合起来，可以构成各种组合逻辑电路组合逻辑电路的输出仅仅取决于当前的输入组合逻辑电路的分析与设计5.5.1逻辑代数二进制的代码1和0可以表示事物的不同状态。两种对立的逻辑状态的逻辑关系称为二值逻辑如果用自变量和因变量分别表示某一事件发生的条件和结果，那么该事件的因果关系就可以用逻辑函数来描述由于变量和输出（函数）的取值只有0和1两种状态，所以我们讨论的都是二值逻辑函数。逻辑函数的表示方法：真值表、逻辑函数式、逻辑图、卡诺图、波形图…分配律证明A+B∙C=(A+B)∙(A+C)证明：

右边=(A+B)∙(A+C)=A∙(A+C)+B∙(A+C) =A∙A+A∙C+B∙A+B∙C =A(1+C+B)+B∙C =A∙1+B∙C =A+B∙C =左边

逻辑代数的代入规则在任何一个逻辑等式中，将等式两边相同的部分用一个新的变量代替，等式仍然成立。这个规则就称为代入规则。

逻辑函数的化简某种逻辑关系，通过与、或、非等逻辑运算把各个变量联系起来，构成了一个逻辑函数式。对于逻辑代数中的基本运算，都可用相应的门电路实现，因此一个逻辑函数式，一定可以用若干门电路的组合来实现。例5.11、5.12、5.13最简逻辑函数：乘积项个数最少、每个乘积项中的因子最少逻辑函数的其他表达方法一、逻辑真值表（真值表）将输入变量所有的取值下对应的输出值找出来，列成表格，即可得到真值表。举重记分：逻辑抽象ABC三个裁判0表示不认可1表示认可

逻辑函数的表达方法二、逻辑函数式（逻辑表达式）把输出与输入之间的逻辑关系写成与、或、非等运算的组合式，即逻辑代数式，就得到了所需的逻辑函数式。Y=A(B+C)三、逻辑图将逻辑函数中各变量之间的与、或、非等逻辑关系用逻辑符号表示出来．就可以画出表示函数关系的逻辑图。各种表示方法间的相互转换1.从真值表写出逻辑函数式

第一步：使输出为“1”的所有输入对应的逻辑变量相与（变量取值为1用原变量、变量取值为0用反变量）。第二步：将上面所得的乘积项相或。2、从逻辑式列出真值表

将输入变量取值的所有组合逐一代入逻辑式求出函数值，排列成表，即可得到真值表。各种表示方法间的相互转换3、从逻辑式画出逻辑图

例用逻辑符号代替逻辑式中的运算，就可以画出逻辑图。同一逻辑功能可由多种逻辑电路实现各种表示方法间的相互转换4、从逻辑图写出逻辑式从输入端到输出端逐级写出每个图形符号对应的逻辑式，就可以得到对应的逻辑函数式。5.5.2逻辑函数的卡诺图化简法逻辑函数除了可以用上述真值表、逻辑图表示外，还可以用卡诺图表示；用卡诺图还可以进行逻辑函数的化简1.最小项逻辑函数的最小项：在n变量逻辑函数中，若m为包含n个因子的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现一次，则称m为该组变量的最小项。两个变量A、B，可以构成四个最小项三个变量A、B、C可以构成八个最小项

……重要性质：在输入变量的任何取值下有且只有一个最小项的值为1。全体最小项之和为1。任意两个最小项的乘积为0。具有相邻性的两个最小项之和可以合并成一项并消去一对因子。

相邻性：若两个最小项只有一个因子不同，则称这两个最小项具有最小项具有相邻性。如ABC+ABC=AB(C+C)=AB三变量的最小项最小项表达式（标准与或形式）2逻辑函数的卡诺图表示法一、表示最小项的卡诺图

卡诺图是用图示的方法，将n个变量的全部最小项填入具有2n个小方格的图形中，其填入规则是使相邻最小项在几何位置上也相邻，所得到的图形称为n变量最小项的卡诺图。

画卡诺图的原则：在卡诺图中，几何位置相邻的最小项在逻辑上应具有相邻性。（1）用公式AB+AB=A化简；（2）上下，左右边沿的最小项都具有相邻性。

表示最小项的卡诺图

二、用卡诺图表示逻辑函数任何一个逻辑函数都等于它的卡诺图中填入1的那些最小项之和。先写成最小项表达式3.

用卡诺图化简逻辑函数一、合并最小项的规则若两个最小项相邻，则可合并为一项并消去一对因子。_ABC_BCD3.用卡诺图化简逻辑函数一、合并最小项的规则若四个最小项相邻并排列成一个矩形组，则可合并为一项并消去两对因子。CD_BDBD__BD2用卡诺图化简逻辑函数一、合并最小项的规则若八个最小项相邻并排列成一个矩形组，则可合并为一项井消去三对因子。_A2.7.2用卡诺图化简逻辑函数二、合并最小项的规则画矩形框的原则：

①矩形框数量尽可能少,

以保证函数式中乘积项个数最少；

②矩形框应复盖卡诺图中所有为1的最小项；

③矩形框应尽可能大，

以保证函数式的每个乘积项中的因子最少；

④矩形框中等于1的最小项必须为2的整数次幂；

⑤所画的框必须为矩形或正方形。

Y=AC+AB+BCY=AC+AB+BCY=1说明：①

有时一个函数式的化简结果不是唯一的；

②

卡诺图中所有的最小项等于1时，输出等于1。

③

有时也可以通过合并卡诺图中的0先求出反函数式，然后再求反，得原函数式；

④

所画的每个矩形框中必须至少有一个最小项是只圈过一次的。否则该乘积项为多余项。

1.约束项、任意项和逻辑函数中的无关项在一个实际的逻辑问题中，某些输入变量的取值不可能或不允许出现的最小项叫做约束项。输入变量的某些组取值下某些最小项的值是1是0皆可，并不影响电路的功能。在这些变量取值下，其值等于1的那些最小项称为任意项。约束项和任意项统称为逻辑函数式中的无关项。卡诺图上面用×或Ø表示无关项。无关项可以用它们对应的最小项恒等于0来表示。如5.5.3含有无关项的逻辑函数的化简1.（不允许）如计算机操作码：若A=1做加法、B=1做减法，则AB为约束项2.（不可能）水面问题：设水面上为1、水面下为0，则ABC、ABCABC、ABC不可能出现，为约束项。约束项例：

任意项例：8421BCD码译码器：输入伪码时，即ABCD=1010（或1011、1100、1101、

1110、1111）输出无反应，为任意项。含有无关项的逻辑函数表达式为2.具有无关项的逻辑函数及其化简

无关项在化简逻辑函数中的应用以得到的相邻最小项矩阵组合最大，而且矩阵组合数目最少为原则。卡诺圈中至少有一个为有效的无关项矩阵组合不是最大例用卡诺图化简：5.5.4组合逻辑电路的分析数字系统一般由组合逻辑电路和时序逻辑电路构成一组合逻辑电路的特点：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。（无记忆功能）1.Z仅为X的函数。2.组合逻辑电路由各种逻辑门构成组合逻辑电路的分析分析即已知逻辑图求逻辑功能步骤：逻辑图→逻辑式(化简、变换)→真值表→逻辑功能。分析组合逻辑电路的逻辑功能。

ABCF

00000101001110010111011100010111写出逻辑函数表达式和真值表只要有两个或两个以上的输入变量为1，则输出函数F就是1，否则为0，它表示了一种“少数服从多数”的逻辑关系。5.5.5组合逻辑电路的设计从实际逻辑需求出发，求出实现逻辑功能的逻辑电路的过程。设计步骤：逻辑功能→逻辑抽象→真值表→逻辑式(化简、变换)→逻辑图。逻辑抽象

分析事件的逻辑关系，将文字描述的逻辑命题转换成真值表叫逻辑抽象。首先分析逻辑命题，确定输入、输出变量；然后用确定二值逻辑0、1的具体含义；最后根据输出与输入之间的逻辑关系列出真值表。写出逻辑函数表达式

根据真值表写出逻辑函数表达式，并根据选用逻辑器件的类型，将函数表达式变换成与器件种类相适应的形式。画出逻辑图

根据逻辑函数表达式及选用的逻辑器件画出逻辑电路图。组合逻辑电路的设计例1：交通灯监视电路：有红绿黄三盏灯，正常工作时任何时刻必定有且只有一盏灯亮，其他状态均为故障状态，此时发出故障报警信号。逻辑抽象：灯亮为1、不亮为0，报警为1、不报警为0。分别用圈1法、圈0法和反演律，如卡诺图所示。可用中三种逻辑图表示。真值表RYGZ00010010010001111000101111011111例2设计一个三人表决电路，最少二人同意结果才可通过，只有一人同意则结果被否定。试用与非门实现逻辑电路(1)分析设计要求，确定逻辑变量。设A、B、C分别代表三个人同意为1，不同意为0。用F表示表决结果，F是电路的输出端，通过为1，否定为0。(2)列真值表ABCF00000101001110010111011100010111(3)写出输出逻辑函数表达式(4)化简、变换逻辑函数表达式。

5.6编码器

在数字电路中用二进制代码表示有关的信号称为二进制编码。因为二进制代码只有0、1两个数字，电路上实现比较容易，所以数字电路中大量使用的是二进制编码，如果要求表示的对象多，可以用增加二进制代码位数来解决。种状态可用n位二进制码来表示。常用的编码器有二进制编码器、二－十进制编码器和优先编码器5.6.1二进制编码器用n位二进制代码对2n个信号进行编码的电路，叫做二进制编码器。特点：任何时刻只允许输入一个有效信号，不允许同时出现两个或两个以上的有效信号，因而其输入是一组有约束(互相排斥)的变量。

8线-3线编码器8线－3线编码器是一种3位的二进制编码器输入输出I0I1

I2

I3I4I5I6I7F2F1F01000000001000000001000000001000000001000000001000000001000000001000001010011100101110111任何时刻I0~I7当中仅有一个取值为1，利用这个约束条件可以写出逻辑函数表达式I0的编码是隐含着的，当I1~I7均为0时，电路的输出就是I0的编码，因此任意时刻只能一个输入端有效，即取值为1，不能多个输入端同时为1。5.6.2二－十进制数编码器十进制数0（I0）1（I1）2（I2）3（I3）4（I4）5（I5）6（I6）7（I7）8（I8）9（I9）

0000000100100011010001010110011110001001将十进制数0－9十个数字代表的10个输入信号分别变换成对应的BCD代码的电路叫做二—十进制编码器

10个输入端代表10个数字的状态信号，有效时则该输入信号为1，输出是相应的BCD码，因此也称10线—4线编码器74HC147二-十进制优先编码器I9的优先级最高，依次递减当I9－I1全无效时（均为0），此时输出全为1，刚好为I0有效时的编码，所以省略了I0输入端5.7译码器译码是编码的逆过程。译码是将代码的特定含义“翻译”出来的过程。常用的译码器电路有二进制译码器、二—十进制译码器和显示译码器。5.7.1二进制译码器若译码器有n个输入端(即n位二进制码)，则最多有个输出端，称为n线—线译码器2线—4线译码器（74HC139）、3线—8线译码器（74HC138）、4线—16线译码器（CC4028、74HC154）和二-十进制译码器（74HC42）等2．二变量译码器设二变量输入为A、B，输入变量的最小项组合为。输出有四条线，设控制端为E，当E＝0时，译码器工作，否则，译码器禁止。

输入输出EABY3’Y2’Y1’Y0’00011100011101010101101101111××1111

3变量译码器

3线-8线译码器74HC138

表达式：当S1=1、S2+S3=0时，Y0=A2A1A0，Y1=A2A1A0….Y6=A2A1A0，Y7=A2A1A0A2、A1、A0为地址输入端S为片选端（使能端）

0×11111111×100000000××××××00000101001110010111011111111111111111110111111110111111110111111110111111110111111110111111110111111110使用特点：①原函数输入，输出低电平有效；②输入功能端S1=1、S2＝S3=0时，该片工作；③每个输出对应于输入的一个最小项Yi=mi④利用功能端进行性能扩展，两片74LS138扩展为4线/16线译码器，如下图

低位高位两者相比仅最高位不同，低3位的变化相同

D3＝0，则高位片选信号无效，有效输出位于低位片

D3＝1，则有效输出应位于高位片低位片

D3D2D1D0

00000001001000110100010101100111高位片

D3D2D1D0

10001001101010111100110111101111用3线—8线译码器74HC138实现如下逻辑函数5.7.2显示译码器1．数字显示器件第一类:气体放电显示器，如辉光数码管、等离子体显示板等；第二类:荧光数字显示器，如荧光数码管、场致发光数字板等；第三类:半导体显示器，亦称为发光二极管(LED)显示器；第四类:液体数字显示器，如液晶显示器、电泳显示器等。5.7.2显示译码器2．BCD－七段显示译码器(1)共阴极LED数码管显示译码器(2)共阳极LED数码管显示译码器(3)液晶七段数码显示译码器5.7.2显示译码器七段字符显示器(七段数码管）数码管有共阴、共阳两种，

共阴极七段显示译码器功能表共阴极七段显示译码器14513：灯测试输入端。当时，只要令，则无论其他端的状态如何，Ya~Yg的输出均为高，数码管a～g各段均被点亮：灭灯（消隐）输入端。

只要BI=1，无论LT、RBI、A3A2A1A0的状态如何,Ya～Yg的输出均为低电平，数码管a～g各段均灭，即数码管熄灭。

EN：数据锁存输入端。当译码器不处于测试或者熄灭状态时，EN=1则输入数据被锁存，输出保持不变。EN=0则正常译码输出。其优先级仅次于LT和BIRBO:灭零输出端。当数码管工作在灭零状态时，输出低电平，可用于其它位灭零。将RBO和RBI配合使用可方便实现多位数码显示系统的灭零控制。RBI：灭零输入端。在正常显示情况下，当输入A3A2A1A0=0000时，数码管应该显示0，此时如果RBI=1则会将显示0的数码管熄灭。同时输出RBO=1

正常译码显示熄灭灭灯输入端灭0

输入且灭0输出端测试

，RBI输入0，此时灭0输出端RBO输出0，所有字符正常显示且RBI输入1，输入数据为0000时，灭0RBO为1，可以级联低位片的RBI灭灯输入端，此时处于测试状态输入输出功能RBIENBI’LT’A3