数电数实验十一十二_第1页
数电数实验十一十二_第2页
数电数实验十一十二_第3页
数电数实验十一十二_第4页
数电数实验十一十二_第5页
已阅读5页,还剩9页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

实验十一MSI计数器的应用(二)

教材P309的实验五的实验任务3用MSI计数器74HC161(或74LS161)及74HC10、74HC04(或74LS10、74LS04)组成一个起始状态为0的60进制同步加法计数器,并测试其输入和输出的同步波形(在QUARTUSII7.2软件中仿真测试),以检测电路的逻辑功能是否正确

补充:利用上述芯片设计按照BCD码计数规律的M=60,起始为0的同步计数器集美大学通信工程方怡冰利用输出3B作为共同的预置信号集美大学通信工程方怡冰集美大学通信工程方怡冰集美大学通信工程方怡冰0-59的M=60计数器集美大学通信工程方怡冰集美大学通信工程方怡冰实验十二用PLD设计时序逻辑电路(三)教材P334的实验八的实验任务1、21.用PLD设计一个能够自启动的依次循环出“1”和依次循环出“0”的可控移存型8位脉冲分配器,并用实验方法检测设计是否正确。2.用PLD设计一个移存型序列信号发生器,用来产生0111,0011,01序列信号,并检测其设计输出信号是否正确。集美大学通信工程方怡冰任务1集美大学通信工程方怡冰分配输出高、低电平控制电路集美大学通信工程方怡冰分配输出为0分配输出为1集美大学通信工程方怡冰任务2:产生0111,0011,010111,0011,01序列信号4位一组:0111,1110,1100,1001,0011,0110,1101,1010,0101,1011,共10组不重叠,所以K取4设计移存型序列信号发生器。Q3Q2Q1Q000011110001011011100110101集美大学通信工程方怡冰集美大学通信工程方怡冰集美大学通信工程方怡冰任务2:产生011

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论