2018年4月自考06169电子电路EDA技术试题及答案含解析

电子电路技术年月真题

06169EDA20184

1、【单选题】专用集成电路ASIC可分为全定制ASIC和

门阵列ASIC

半定制ASIC

A:

可编程ASIC

B:

FPGA

C:

答D:案：B

解析：专用集成电路ASIC可分为全定制ASIC和半定制ASIC。

2、【单选题】现代数字系统的设计流程是:设计准备、设计输入、设计处理、设计校验和

方案论证

逻辑优化

A:

功能仿真

B:

器件编程

C:

答D:案：D

解析：现代电子系统的设计流程:①设计准备;②设计输入;③设计处理;④设计校验;⑤器

件编程。

3、【单选题】在设计输入编辑器中,常采用的设计输入方式有:原理图输入、IP模块使用、

状态机输入和

门电路构建

组合逻辑电路输入法

A:

程序设计法

B:

模块组合输入

C:

答D:案：C

解析：在设计输入编辑器中,常采用的设计输入方式有:原理图输入、IP模块使用、状态机

输入和程序设计法。

4、【单选题】Xilinx公司提供的FPGA集成开发软件是

FPGAAdvantage

QuartusⅡ

A:

B:

SynplifyPro

ISEFoundation

C:

答D:案：D

解析：Xilinx公司提供的FPGA集成开发软件是ISEFoundation。

5、【单选题】在VerilogHDL中表示结构化元件之间物理连线信号的数据类型是

wire型

reg型

A:

memory型

B:

supply型

C:

答D:案：A

解析：Verilog主要有两类数据类型:wire(线网):线网类型主要表示VerilogHDL中结

构化元件之间的物理连线,其数值由驱动元件决定。

6、【单选题】以可综合的寄存器传输级描述或通用库元件的网表形式提供的可重用的IP模

块是

硬核

DSP核

A:

软核

B:

嵌入式核

C:

答D:案：C

解析：软核是以可综合的寄存器传输级(RTL)描述或通用库元件的网表形式提供的可重用

的IP模块。

7、【单选题】ISEFoundation集成环境中,给用户提供大量成熟、高效的IPCore的工具是

CoreGenerator

HDLEditor

A:

XST

B:

XPower

C:

答D:案：A

解析：IPCore生成器（CoreGenerator）是XilinxFPGA设计中的一个重要设计工具，

提供了大量成熟的、高效的IPCore为用户所用，涵盖了汽车工业、基本单元、通信和网

络、数字信号处理、FPGA特点和设计、数学函数、记忆和存储单元、标准总线接口等8大

类，从简单的基本设计模块到复杂的处理器一应俱全。配合Xilinx网站的IP中心使用，

能够大幅度减轻设计人员的工作量，提高设计可靠性。

8、【单选题】在单独使用Modelsim时,哪种方式的仿真步骤是:首先建立仿真库、编译源代

码,然后启动仿真器、执行仿真?

功能方式

基本方式

A:

编译方式

B:

工程方式

C:

答D:案：B

解析：基本方式的仿真步骤:首先建立仿真库,编译源代码,然后启动仿真器,执行仿真。

9、【单选题】“在Modelsim仿真器中编译仿真库的操作步骤是:启动Modelsim仿真工具、

创建仿真库、编译仿真库”。以上步骤描述缺少的环节是

修改存放仿真库的路径

输入仿真库的名字

A:

修改modelsim.ini文件属性

B:

启动ISEFoundation

C:

答D:案：C

10、【单选题】FPGA/CPLD根据可编程逻辑器件的集成度分类是属于

低密度PLD

小密度PLD

A:

中密度PLD

B:

高密度PLD

C:

答D:案：D

解析：低密度可编程逻辑器件LPLD可分为：PROM、PLA、PAL、GAL；高密度可编程逻辑器

件HPLD可分为：EPLD、CPLD、FPGA。

11、【单选题】FPGA的组成部分包括可编程逻辑块可编程、存放编程数据的静态存储器和

布线通道的互连资源

输出逻辑宏单元

A:

乘积结构

B:

功能模块FB

C:

答D:案：A

解析：FPGA的组成部分包括可编程逻辑块可编程、存放编程数据的静态存储器和布线通道

的互连资源。

12、【单选题】Xilinx公司推出的EDK是

包含所有用于设计嵌入式编程系统的集成开发解决方案

片内逻辑分析工具,它能通过JTAG口，将FPGA内部信号实时读出,传入计算机进行分析

A:

实现FPGA/CPLD的配置和通信工具

B:

用于编辑与I/O引脚和面积约束相关的用户约束文件的工具

C:

答D:案：A

解析：EDK是Xilinx公司推出的FPGA嵌入式开发工具,包括嵌入式硬件平台开发工具

(PlatformStudio)、嵌入式软件开发工具(PlatformStudioSDK）、嵌入式IBMPowerPC

硬件处理器核、XilinxMicroBlaze软处理器核、开发所需的技术文档和IP，为设计嵌入

式可编程系统提供了全面的解决方案。

13、【单选题】嵌入式系统的构架可以分为:处理器、存储器、输入输出接口和

总线

软件

A:

电源

B:

编译器

C:

答D:案：B

解析：嵌入式系统的构架可以分为4个部分:分别是(处理器)、存储器、输入/输出和软

件,一般软件亦分为操作系统相关和(应用软件)两个主要部分。

14、【单选题】下面关于JTAG的说法,错误的是

JTAG在器件内部定义了一个测试访问端口,通过专用的JTAG测试工具对内部节点进行测

试、调试

A:

JTAG接口由四个必需的信号和一个可选信号构成

JTAG提供了一个串行扫描路径,能捕获器件核心逻辑的内容

B:

JTAG边界扫描测试中需要物理探针的连接协助,所捕获的数据将并行输出到芯片外部

C:

答D:案：D

15、【单选题】Synplify是Synplicity公司提供的针对FPGA和CPLD实现的

系统仿真工具

逻辑综合工具

A:

布局布线工具

B:

C:

优化工具

答D:案：B

解析：Synplify是Synplicity公司提供的针对FPGA和CPLD实现的逻辑综合工具该软

件提供的synbolicFSMcompiler是用来专门支持有效状态机优化的内嵌工具。

16、【判断题】适配器利用综合器产生的网表文件,模块的综合模型以及用户设置的约束条

件共同完成适配过程,最后输出的是符合各厂商定义的下载文件,用于下载到相应FPGA/CPLD

器件中以最终实现设计。

正确

错误

A:

答B:案：A

17、【判断题】ISEFoundation支持多种形式的设计输入文档,支持混合编译。

正确

错误

A:

答B:案：A

18、【判断题】在芯片设计初期,大部分模块可能都是硬IPCore,当芯片完成设计、验证、

投片测试直至大规模生成时,软IPCore会越来越多。

正确

错误

A:

答B:案：B

解析：错。交换“硬IPCore和“软IPCore”的位置

19、【判断题】功能仿真的仿真波形中,输出信号的变化有延时,它是在EDA工具布局布线后,

取得芯片的门延时、线延时信息后,并综合考虑系统各功能,对芯片真实工作情况的一种仿

真。

正确

错误

A:

答B:案：B

解析：错。将“功能仿真”改为“时序仿真”

20、【问答题】简述“自顶向下”设计方法和传统设计方法的不同之处。

答案：答：传统的设计方法都是自底向上的,即首先确定可用的元器件,然后根据这些器件

进行逻辑设计,完成各模块后进行连接,并形成系统,最后经调试、测量看整个系统是否达

到规定的性能指标。这种设计方法常常受到设计者的经验及市场器件情况等因素的限制,

且没有明显的规律可循。另外,系统测试在系统硬件完成后进行,如果发现系统设计需要修

改,则需要重新制作电路板,重新购买器件,重新调试与修改设计整个修改过程需要花费大

量的时间与经费。再者,传统的电路设计方式是原理图设计方式,而原理图设计的电路对于

复杂系统的设计、阅读、交流、修改、更新和保存都十分困难,不利于复杂系统的任务分

解与综合。基于EDA技术的所谓“自顶向下”的设计方法主要采用并行工程和“自顶向

下”的设计方法,使开发者从一开始就要考虑到产品生成周期的诸多方面,包括质量、成

本、开发时间及用户的需求等。该设计方法首先从系统设计入手,在顶层进行功能划分

和结构设计,由于采用高级语言描述,因此能在系统级采用仿真手段验证设计的正确性,然

后再逐级设计底层的结构,用VHDL、VerilogHDL等硬件描述语言对高层次的系统行为进行

电路描述,最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，其对应的物理实

现级可以是印刷电路板或专用集成电路。“自顶向下”设计方法的特点表现在以下几个方

面:(1)基于可编程逻辑器件PLD和EDA开发工具支撑。(2)采用系统级、电路级和门

级的逐级仿真技术,以便及早发现问题,进而修改设计方案。(3)现代的电子应用系统正

向模块化发展,或者说向软、硬核组合的方向发展。对于以往成功的设计成果稍作修改、

组合就能投入再利用,从而产生全新的或派生的设计模块。(4)由于采用的是结构化开发

手段,所以可实现多人多任务的并行工作方式,使复杂系统的设计规模和效率大幅度提高。

(5)在选择器件的类型、规模、硬件结构等方面具有更大的自由度。

21、【问答题】为什么使用IPCore成为目前现代数字系统设计的发展趋势?

答案：答：随着集成度的不断提高,IC行业的产品更新换代的周期越来越短,使用IPCore

能更快地完成大规模电路的设计;利用IPCore可使设计师不必了解设计芯片所需要的所有

技术,从而降低了芯片设计的技术难度;调用IPCore能避免重复劳动大大减轻了工程师的

负担；复制IPCore是不需要花费任何代价的。因此,使用IPCore称为目前现代数字系统

设计的发展趋势。

22、【问答题】为什么在现代数字系统设计中要进行系统仿真?

答案：答：在整个设计流程中仿真的地位十分重要,行为模型的表达、电子系统的建模、

逻辑电路的验证及门级系统的测试等,都离不开仿真。完成设计输入并成功进行编译仅能

说明设计符合一定的语法规范,并不能说明设计功能的正确性,因为在芯片内部存在着传输

延时,工作时并不一定严格按照程序运行此外,在高频的情况下,对时钟的建立时间和保持

时间等都有严格的要求,所以实际运行的结果与程序往往不相符或毛刺过多,只有通过仿真

才能了解程序在芯片内部的工作情况,然后根据情况和需要进行修改和优化,以便于在成品

前发现问题,进而解决问题,完善设计。所以,在现代数字系统设计中需要进行系统仿真。

23、【问答题】简述FPGA和CPLD在逻辑单元结构方面的特点及其在应用方面的差异。

答案：答：CPLD中的逻辑单元采用PAL结构,由于这样的单元功能强大,一般的逻辑在单元

内均可实现,故互连关系简单,一般通过集总总线即可实现,与FPGA同样集成规模的芯片相

比内部触发器的数量较少。逻辑单元功能强大的CPLD还具有很宽的输入结构,适用于实现

高级的有限状态机,如控制器等,这种系统逻辑复杂,输入变量多,但对触发器的需求量相对

较少。FPGA逻辑单元采用查找表结构,每单元只有一个或两个触发器,这样的工艺结构占

用芯片面积小、速度高,每块芯片上能集成的单元数多,但逻辑单元的功能较弱。要实现一

个较复杂的逻辑功能,需要几个这样的单元组合才能完成小单元的FPGA较适合数据型系统,

这种系统所需的触发器数量多,但逻辑相对简单。

24、【问答题】分析下面的VerilogHDL程序,回答问题并将答案按序号填写在答题卡相应

位置。

(1)完成程序填空。(2)输

入信号值如题27表所示,写出通过功能仿真后输出信号相应的值,完成填表。

答案：(1)①data_in1②data_temp(2)①2’b00②2’b01

25、【问答题】分析下面VerilogHDL程序,完成程序填空,将答案按序号填写在答题卡相

应位置,并画出test2