一种多通道线性化c-oa跨导放大器的设计

一种多通道线性化c-oa跨导放大器的设计

在线a-d矩阵由几个低分辨率的子a-d矩阵（每级分辨率为1.5）组成。模拟信号从第一个子a-d窗口输入，并将其转换为相应的低分辨率数字输出。然后，在相应的情况下，将错误误差的余量转移到下一个子a-d窗口，并执行类似的转换。根据上述步骤，所采样的模拟信号和每个一级子a-d窗口将生成对应的序列数字输出。经过适当的计算，这些低分析率数字输出值可以得到最终的分辨率数字输出值。为了便于对后级进行转换，必须将信号的接收幅度设置为适当的振幅。因此,在流水线A/D转换器中,除了需要比较器外,还需要可进行精确减法和增益功能的电路.这些功能完全可通过一个以OTA为核的开关电容增益结构完成.该OTA的性能指标完全由流水线A/D转换器的整体性能(转换速率和精度)决定,此外,在整个A/D结构中,对第一级中的OTA性能要求最为严格.对后面各级的OTA可采用按比例缩小的原则设计,以期达到最小的功耗.对于10位分辨率、30MHz采样频率的流水线式A/D转换器,其OTA需要满足和希望获得的性能指标见表1.1电容.模型设计一个放大器首先是要根据其用途选择一种合适的电路结构.对用于高速、高精度A/D转换器的放大器,希望其在低的电源电压下有尽可能高的动态范围,还要考虑诸如建立时间、输入共模范围、输出摆幅、共模抑制比、电源抑制比、功耗等方面性能的限制.图1是目前常见的几种放大器结构.图1(a)是一种简单的两级放大器,它的差分输出摆幅是2Vsup-4Vds,sat,其中Vsup是电源电压,Vds,sat是使晶体管工作在饱和区的最小Vds.显然它的输出摆幅在各种放大器结构中是最大的.该结构的首要缺点是频率特性差,因为它的非主极点是gm6/CL,其中gm6是M5、M6的跨导,CL是负载电容.在电路偏置给定的情况下,它的次主极点完全由负载电容决定,这使其带宽较小,速度受到限制.这种电路的其他缺点是功耗较大,电源抑制比(PSRR)和共模抑制比(CMRR)差.图1(b)是套筒-级联OTA,它的优点是:频率特性好(带宽很宽);在各种放大器结构中功耗最低.它之所以有很宽的带宽,是由于它的次主极点由M3、M4的跨导gm3决定,其值约为gm3/CL1,其中CL1是M3或M4源极节点的寄生电容.由于图1(b)中的CL1要远小于图1(a)中的CL,故图1(b)的次主极点要远大于图1(a)中的次主极点.所以这种结构的带宽更宽、速度更快.此外,由于这种结构只有两条电流支路,因此在所有结构中功耗最低.该电路的缺点是信号的共模输入范围和输出摆幅太小.如图1(b)所示,为了保证电路正常工作,所有的管子都必须工作在饱和区.在这种情况下,它的输出摆幅为2Vsup-10Vds,sat-6Vmargin,其中Vmargin是为防止工艺偏差造成管子进入线形区而设定的电压安全裕度.该结构的共模输入范围是VT+Vds,sat<Vincom<Vb2,其中VT是M9的阈值电压,Vincom是共模输入电压,Vb2是M3、M4栅极的偏置电压.在低电源电压下,这种结构的输出摆幅和共模输入范围是难以达到要求的.图1(c)是折叠-级联OTA,因为它的次主极点也是由内部有源负载管的跨导和内部节点的寄生电容决定,即为gm7/CL1,其中CL1是M9、M10漏极节点的寄生电容值,所以它的频率特性和套筒-级联结构相近.它的输出摆幅为2Vsup-8Vds,sat-4Vmargin,共模输入范围是VT+Vds,sat<Vincom<Vsup,两者都远大于套筒-级联结构的对应值.由于它有4条电流支路,所以它的功耗要大于套筒-级联结构.从应用角度考虑,我们设计的放大器将来会用于更低的电源电压,并要求有尽可能快的速度,大的输出摆幅和共模输入范围.对比以上3种结构,并对性能和功耗折衷考虑,我们认为折叠-级联OTA更接近要求.2优化和分析电路结构在上一节中,我们选定的折叠-级联基本结构尚不能完全满足要求,为此,我们在这种结构的基础上进行了一些改进,改进后的结构如图2所示.2.1电路改进设计除去共模反馈电路(CMFB)和偏置电路,改进后的电路共有20个晶体管.电路由从前的N管差分对输入变为P管差分对输入,输入差分对的负载以前是P管的跨导,现在变为N管的跨导.由于在同样的条件下,N管的跨导约是P管跨导的2.5倍.所以M7或M8漏极处产生的极点的频率gm7/CL1(gm7是M7或M8的跨导,CL1是M1或M2漏极节点的总电容)约为以前的2.5倍.可见频率性能得到了相当的改善.此外由于P管产生的噪声要小于N管产生的噪声,所以这种结构的噪声性能也要好于N管输入的结构.由于输入管的跨导减小,整个电路的直流增益要降低,但即使这样,直流增益也足以满足我们的要求,可见这种对直流增益进行折衷而改善频率特性和噪声性能的做法是可取的.另一点改进是输入差分对的恒流源由以前的单个P管变为2个级联P管.这样改进后可显著增加PSRR和CMRR,但也使输入范围有所减小,不过这仍可满足我们的设计要求.在原有的电路结构中还加入了2个管子M19和M20,这2个管子在输入小信号时并不工作,只是当输入为大的阶跃信号时才对两个输入管的漏极电位进行钳制,以减小漏极瞬态电压的变化.如果没有这两个管子,折叠OTA从压摆率限制区脱离出来的时间要相对长一些,从而使大信号建立特性变差.最后,为了进一步增大输出摆幅和直流增益,在原有结构的输出级后又增加了一级共源放大器.这样在放大器内部(M7或M8的漏极)出现了一个高阻节点,从而引入一个新的低频极点,因而需要对电路进行补偿,其补偿方式类似于两级放大器.2.2压摆率的计算和正负系统设计设计一个放大器,首先要根据最基本的指标初步定出它的静态偏置,并在以后的设计中根据其他的性能要求对静态偏置进一步调整.根据要求,该电路需要在12ns的时间内使2.24V的差分阶跃信号建立到终值的99.9%.若设建立时间的前5ns由压摆率决定.则压摆率要达到如下值:阶跃信号幅度压摆率决定的时间=25=400V/μs.阶跃信号幅度压摆率决定的时间=25=400V/μs.假定负载电容和补偿电容都近似为2pF,则为使压摆率达到400V/μs,各条支路的电流应近似定为:I(M11)=800μA,I(M13)=I(M15)=400μA,I(M17)=I(M18)=1.2mA.根据各条支路的偏流可定出各管的跨导和漏极等效电阻,进而可计算出整个电路的直流增益为:Aν=gm1{[gm7·ro7(ro3//ro4)]//[gm14·ro13·ro14]}·gm9(ro9//ro11).为了使放大器稳定地偏置在所期望的条件下,需要对偏置电路精心设计.图3(见第82页)是我们设计的偏置电路.这个电路提供了全差分放大器和共模反馈电路需要的所有的偏置电压.2.3采样-保持电路在折叠级和共源输出级的输出端各有一个高阻节点,它们将产生一对频率接近的主极点和次主极点,这会引起闭环特性不稳定,为此需要对电路进行补偿.最简单的补偿方法是在放大器的两个输出端和M7、M8之间各接一个Miller补偿电容.补偿后的主次极点是:P1=−1gmCcR1R2‚P2=−gmCcC1C2+C2Cc+C1Cc.(1)Ρ1=-1gmCcR1R2‚Ρ2=-gmCcC1C2+C2Cc+C1Cc.(1)此外,还将在右半平面产生一个零点gm/Cc,这个零点的模值和次主极点的模值较为接近,故将使电路在开环情况下,单位增益带宽处的相位裕度变小.为了消除这个零点的影响,可在Miller补偿电容和输出节点之间串联一个电阻,这时的零点变为:Z=1Cc(1/gm−Rz)‚(2)Ζ=1Cc(1/gm-Rz)‚(2)而极点基本不变,适当选取Rz的值,可将零点移到很高的频率,从而不再影响相位裕度.由于这个放大器将用在采样-保持电路中,所以我们最关心的是它对阶跃输入信号的建立时间.设当输入端的差分信号大于饱和压降Vds,sat时为压摆率建立时间,小于Vds,sat时为线性建立时间,通过对压摆率公式:SR=IXMCc=IXMgm1ωu,(3)SR=ΙXΜCc=ΙXΜgm1ωu,(3)跨导公式:gm1=2IddVGS−VT=2IddVds,sat‚(4)gm1=2ΙddVGS-VΤ=2ΙddVds,sat‚(4)及单极点线性阶跃响应公式:VO=V∞(1−e−tτ)(5)VΟ=V∞(1-e-tτ)(5)联立,可得总建立时间为tsettle=2ωu(ViVds,sat−12fFB)−1fFBωuln(ξViVds,sat).(6)tsettle=2ωu(ViVds,sat-12fFB)-1fFBωuln(ξViVds,sat).(6)上式的第一项为压摆率建立时间,第二项为线性建立时间.IXM是输入级对补偿电容的最大充电电流;ωu是开环响应的单位增益带宽;gm1是输入级的跨导;VGS、VT、Idd分别是输入管在静态时的栅源电压、阈值电压和漏极电流;fFB是闭环反馈因子,在用于实际的采样-保持电路时,它的值大约为0.25;τ是时间常数,其值为1/(fFB·ωu);Vds,sat的值一般被设计在100mV;ξ是建立精度,其值是0.1%;Vi是输入端的最大差分信号摆幅,它的值是1.12V,与之相应的输出端最大摆幅是2.24V.若tsettle为12ns,则根据上式可求出ωu的值为3.7Grad/s,对应的频率是580MHz,这个值就是我们期望达到的单位增益带宽.上面的推证要满足两点假设:总的压摆率仅由第一级的压摆率决定,而与共源输出级的压摆率能力无关.通过使I2>I1(CC+CLCC)Ι2>Ι1(CC+CLCC),就可满足上述假定.其中I1是折叠OTA级的偏置电流,I2是共源输出级的偏置电流.放大器的次主级点频率要等于或大于放大器的单位增益带宽,仿真证明,这一点也是可以满足的.有必要说明的是:我们设计的放大器要用于反馈因子为0.25的闭环反馈网络,因此相位裕度应在开环增益为12dB(4倍)处测量.由于我们期望的次主极点要大于单位增益带宽,因此在12dB处的相位裕度要大于70度,在这样大的相位裕度下,对阶跃信号的线性建立过程完全可按单极点情况进行分析.2.4输出级的cmfb-vg/kfb电路在这个电路中,折叠-级联输入级和共源输出级各用了一个独立的共模反馈电路(CMFB).折叠级的电路见图5(a),VD1、VD2分别接折叠级的两个输出端,VC2是共模参考电平.这个电路和M3、M4共同构成一个闭环负反馈回路,使折叠级出端的共模电平近似等于VC2.输出级的CMFB电路见图5(b),Vg接输出级共模采样端(输出共模电平通过两个相等的电阻RZ1、RZ2采样),VCOMREF是共模参考电平.这个电路和M17、M18共同构成一个闭环负反馈回路,使共源输出级的共模电平近似等于VCOMREF.由于这两级CMFB电路的内部都是低阻抗节点,因此可达到较大的开环单位增益带宽.一般情况下,只要共模输入信号的带宽小于CMFB的单位增益带宽就可保证电路共模电平稳定.3全差分ota的仿真结果表2是对一些重要的性能参数在3种工艺条件下的仿真结果.图5是电路在TTT情况下的幅频特性和相频特性曲线,图6是电路在TTT情况下对阶跃输入信号的瞬态响应特性曲线,图7是电路在TTT情况下的转移特性曲线(表2、图5、图6、图7均见第84页).从以上仿真结果可以看出,电路的主要性能都达到或超过了我们提出的设计指标.本文设计的全差分OTA是一个两级结构,第一级是以PMOS为输入管的折叠套筒结构,第二级是共源增益级.仿真结果表明,在不同的仿真条件下,该电路的性能均满足设计要求,且有较大的工艺安全裕度,其功耗不到15mW.我们认为从性能与功耗折衷的角度考虑,