微机接口技术一章

第一章概论1．微机系统组成：冯．诺依曼法则：计算机由运算器、控制器、存储器、输入/输出设备组成。2．16位、32位和64位微处理器：包括16位微处理器8086、8088、80286、32位微处理器80386~Pentium4和64位微处理器Pentium600系列、Core

系列等。3．微机接口技术：包括接口类型、接口基本功能等。本章学习目标了解典型的16位、32位、64位微处理器的主要特点和内部结构，对各类CPU性能指标进行分析比较。1．计算机系统组成

—逻辑主机、微型计算机、微型计算机系统的定义，各部件的关系及连接方式，各种微处理器的基本性能指标。2．16位处理器

——8086、8088、80286的结构和组成，CPU寄存器的功能，各部件的连接及相互关系。3．32位处理器

——80386、80486及Pentium系列微处理器的内部结构、寄存器组、工作模式、性能指标。4．64位处理器

——Pentium600系列、Core系列的最新技术，性能指标。5．微机接口

—接口类型、接口设置的原因和设计实现的目标。通过本章的学习，应对微型计算机的基本功能、结构、工作方式有较深刻的理解，对各类CPU主要性能指标有一定的了解。

1．1

微计算机系统组成1．1．1微机的组成计算机由运算器、控制器、存储器、输入/输出设备组成。微处理器MP（MicroProcessor）中包含运算器、控制器和寄存器，称为中央处理器CPU（CentralProcessingUnit）。80486及以上CPU中除运算、控制部件外还包含浮点运算、存储管理和高速缓冲存储器等部件。CPU、内部存储器和主板组成逻辑主机。逻辑主机与配套的机箱、电源、外部存储器组成物理主机。物理主机和输入输出设备组成微型计算机

MC（MicroComputer)。微型计算机配置相应的系统软件构成微型计算机系统

MCS（MicroComputerSystem)。微型计算机属于第四代数字电子计算机产品，微处理器是微机系统中的核心部分，自

70

年代初出现第一片微处理器芯片4004以来，微处理器的性能和集成度几乎每两年翻一番，其发展速度大大超过了前几代计算机。1．1．2微机的发展Intel4004Intel8008Intel8085第二代微处理器：Intel8080—8位微处理器Intel8085—高档8位微处理器指令比较完善，有了中断系统与DMA操作采用汇编语言，以及BASIC，FORTRAN等算法语言后期配备初级操作系统微机系统的核心部件是CPU，以CPU的发展、演变为线索，标志微机系统的发展过程。第一代微处理器：Intel4004—4位微处理器Intel8008—8位微处理器没有配套的程序语言，使用机器语言编写指令。1．1．2微机的发展

Intel80286—16位微处理器用于IBM–PC/AT。内、外数据总线16位，地址总线24位。具有实模式（物理地址）和保护模式（虚拟地址）两种工作模式。实模式兼容8086全部功能，20位地址，寻址空间1MB。保护模式使用24位地址，可将每个任务的1GB虚拟地址映射到16M物理地址中去，虚拟地址模式可寻址1GB虚拟地址空间。第三代微处理器：Intel8086—16位微处理器内、外数据总线16位，地址总线20位Intel8088—准16位微处理器8088用于IBM–PC。内部数据总线16位，外部数据总线8位，地址总线20位，寻址空间1MB。1．1．2微机的发展Intel80486—32位微处理器相当于80386+80387+8KBL1Cache，采用总线突发传送方式。80486DX2—32位微处理器，采用固定2倍频，频率为66、80M80486DX4—32位微处理器，采用固定3倍频，频率为100、120M第四代微处理器：Intel80386—32位微处理器数据总线、地址总线均为32位实地址模式、虚拟地址保护模式和虚拟8086模式虚拟地址保护模式可寻址4GB（232）物理地址和64TB（246）虚拟地址空间。1．1．2微机的发展PentiumMMX（多能奔腾）—32位微处理器采用多媒体增强指令集技术，在Pentium基础上，首次对x86指令系统进行多媒体扩展，新增57条多媒体指令，包括视频、音频和图象处理。第五代微处理器：Pentium（奔腾）—32位微处理器正式引入“外频”和“倍频”概念。系统频率称为“外频”，CPU运行频率与外频的倍率称为“倍频”，CPU工作频率=外频×倍频。PentiumPro（高能奔腾）—32位微处理器采用双穴封装技术，将256KBL2Cache封装在CPU内部，与CPU同频。采用双数据总线技术。1．1．2微机的发展第六代微处理器：PentiumⅡ—32位微处理器采用双重独立总线DIB技术、Slot架构，将512KBL2Cache与CPU封装在单边接触卡盒SECC中，L2Cache运行频率为1

/

2CPU频率。PentiumⅢ—32位微处理器采用SIMD扩展指令集SSE，改善了3D图形、3D音效及语音识别功能。SIMD—单指令多数据技术，一条指令可以处理多个数据。Pentium4—32位微处理器采用网际爆发（NetBurst）体系结构，新增SSE2、SSE3指令集。采用四重数据速率QDR、快速执行引擎REE，提高数据传送和运行速度。1．1．2微机的发展第七代微处理器：IntelItanium（安腾）—64位微处理器采用IA-64体系结构。Itanium1内、外数据总线均为64位，Itanium2内部数据总线为64位，外部数据总线为128位。IntelPentium600系列—64位微处理器采用IA–32体系结构，支持Intel存储器延伸EM64T技术，具有64位内存寻址能力，支持64位操作系统。1．1．2微机的发展Core2Duo（酷睿2）双核微处理器采用IntelCore架构，取代原Pentium4采用的Netburst架构，包括服务器版Woodcrest、桌面版Conroe和移动版Merom三大领域。拥有EM64T、虚拟化技术及病毒防护ExecuteDisable技术，并支持SSE4指令集。第八代微处理器：CoreDuo（酷睿）双核微处理器便携机专用处理器，采用667~1033MhzFSB速率，2M双核共享L2Cache。带有两个执行内核，可同时运行图形密集型游戏、后台下载音乐和运行病毒扫描安全程序等。1．1．2微机的发展Kentsfield具有8ML2Cache，采用65nm工艺制造，1066~1333MHzFSB频率，支持EMT64技术、病毒防护技术及SSE4指令集。各核心拥有独立的工作频率及电压，可根据负载的不同对各核心进行调整。右图为最新的Kentsfield9650CPU，主频为3.0GHz。QuadCore四核微处理器：包括桌面四核心Kentsfield、双路服务器核心Clovertown以及多路服务器核心Tigerton，处理器采用Multi–Chip技术，将两颗双核封装在同一模块上。1．1．2微机的发展第九代微处理器：IntelCorei3、i5、i7、Extremei7，采用Nehalem架构。Corei3为双核处理器，LGA1156封装。Corei5与Corei3功能、结构大致相同，区别在于前期产品600系列为2核处理器，后期产品700系列为4核处理器。Corei7为原生四~六核处理器，采用LGA1366封装。前期产品600、700、800系列处理器为4核处理器，后期产品900系列为6核处理器。1．216位微处理器1．2．18086/80888086为16位处理器，8088为准16位处理器。CPU由指令执行部件EU(ExecutionUnit)和总线接口部件BIU(BusInterfaceUnit)组成。1．指令执行部件EU⑴功能负责指令译码、执行⑵组成通用寄存器：AX、BX、CX、DX专用寄存器：BP、SP、SI、DI标志寄存器FR：用于存放程序状态字PSW，标志运算结果状态。算术逻辑单元ALU：16位加法器，用于对指令操作数进行算术运算或逻辑运算。1．2．18086/8088⑶控制从BIU指令队列中获取指令，经译码后产生控制命令序列，控制指令的执行。2．总线接口部件BIU⑴功能负责与存储器、I/O端口传送数据。⑵组成段地址寄存器：CS(代码)、DS(数据)、SS(堆栈)、ES(附加)指令指针寄存器：IP地址加法器：段地址×16+偏移量地址＝20位物理地址指令队列：8086—6个字节，8088—4个字节总线控制电路：处理器与外界总线联系的转接电路。包括20位地址总线，16位数据总线和控制总线。1．2．18086/8088⑶控制段基址左移4位加上偏移量产生20位操作数地址，根据操作数地址实现CPU与内存的数据交换。还可通过EU的请求与I/O接口交换数据。指令运行过程：从内存取指令（BIU）——读操作数（BIU）——执行指令（EU）——写入结果（BIU）。BIU和EU分开，取指和执行可以重迭进行，便于流水线的实施。这样可大大减少了等待时间，提高CPU的利用率。一方面提高了整机执行速率，另一方面降低了对存储器存取速度的要求。3．寄存器8086、8088共有14个16位寄存器。包括8个通用寄存器：AX、BX、CX、DX、SP、BP、SI、DI；4个段寄存器：CS、SS、DS、ES；指令指针：IP；标志寄存器：FR。1．2．18086/8088AHALBHBLCHCLDHDLSPBPSIDIIPFRCSDSSSESAXBXCXDX累加器基址计数数据数据寄存器01507815015015附加数据段堆栈段数据段代码段段寄存器指令指针状态标志控制寄存器堆栈指针基址指针

源变址目的变址指针寄存器变址寄存器通用寄存器标志寄存器FR1514131211109876543210OFDFIFTFSFZFAFPFCF1．2．18086/8088⑴数据寄存器AX、BX、CX、DX四个16位通用数据寄存器。用来暂存计算过程中所用到的8位或16位的操作数、操作数地址、中间运行结果或其它信息。访问形式：可以用字（16位）的形式访问，也可以用字节（8位）的形式访问,高8位记作:AH、BH、CH、DH低8位记作:AL、BL、CL、DLAX—（Accumulator）累加器。作为算术运算的主寄存器，所有I/O指令都使用这一寄存器与外部设备交换数据。例：INAL，40H ；将外设40H端口数据传送至AL寄存器

OUT83H，AL；将AL中数据传送至外设83H端口1．2．18086/8088BX—（Base）基址寄存器，在计算内存储器地址时，经常用来存放基地址。例：MOVBX，OFFSETTABEL；将TABEL表格基地址送BX寄存器，即BX指向TABEL表头。CX—（Count）计数寄存器。在循环LOOP指令和串处理指令中用作隐含计数器。例：MOVCX，200HAGAIN：

…… LOOPAGAIN；(CX)-1CX，(CX)≠0转AGAINDX—（Data）数据寄存器。在双字长乘、除法运算时，把DX和AX组合在一起存放一个双字长（32位）数，即DX：AX。DX用来存放高16位，AX用来存放低16位。当I/O地址>FFH(255)时，用DX存放I/O端口地址，实现间接寻址。1．2．18086/8088例：MULBX；(AX)(BX)DX：AX MOVDX，3F8HINAL，DX；将COM13F8H端口数据传送至AL寄存器⑵地址指针与变址寄存器 SP、BP、SI、DI四个16位寄存器SP（StackPointer）堆栈指针，指向堆栈栈顶。BP（BasePointer）基址指针，指向基地址（数据区首地址）。SI（SourceIndex）源变址寄存器。DI（DestinationIndex）目的变址寄存器。SI、DI与DS联用，用来确定数据段中某一存储单元的地址，SI,DI按增量或减量方式递增或递减，寻址方式DS：SI或DS：DI。例：MOVAX，[SI]；[DS：SI]→AX1．2．18086/8088⑶段寄存器CS、DS、SS、ES4个16位段寄存器。CS（CodeSegment）代码段寄存器， 用来存放代码段基址。DS（DataSegment）数据段寄存器，用来存放数据段基址。SS（StackSegment）堆栈段寄存器， 用来存放堆栈段基址。ES（ExtraSegment）附加段寄存器， 用来存放附加段基址。段基址–存放在段寄存器的地址，段地址–指定段的起始地址。段地址=段基址×16，即段的首地址，指向指定段的起始单元。偏移量：指段内某存储单元物理地址相对段地址的偏移值(距离)。例：设代码段寄存器值（CS）=4000H，偏移量（OFF）=8000H，则物理地址为：4000H×16+8000H=48000H段寄存器值01000000000000000000偏移量

1000000000000000物理地址010010000000000000001．2．18086/8088⑷控制寄存器：IP、FRIP（InstructionPointer）16位指令指针寄存器，用于存放偏移量。具有计数功能，取指令完成时自动执行（IP）+1→IP，指向下一个顺序指令存储单元，使指令能顺序执行。IP与CS寄存器相配合形成真正的物理地址。物理地址为(CS)×16+(IP)，标志为：CS：IP。FR（FlagRegister）16位标志寄存器，用于存放程序状态字PSW。包括6位条件码标志，3位控制标志。4．存储器组织及地址形成⑴数据存储方式机器字长16位，大部分数据以字节为单位表示。一个字存入存储器相邻二个存储单元，低位字节存入低地址，高位字节存入高地址。字单元地址采用低地址表示。例如0地址包含0、1两个字节。1．2．18086/8088例：字单元（0004H）=1234H

字节单元（0004H）=34H。⑵存储器分段寄存器字长16位，寻址范围≤64KB。为加大寻址范围，对1MB存储空间分段，段基址存放在段寄存器中，起始地址必须能被16整除。信息在1MB空间内的实际地址称为物理地址。指令寻址：CS：IP操作数寻址：DS：偏移量堆栈寻址：SS：SP数据块寻址：ES：SI或ES：DI物理地址计算方法：段基址×16+偏移量。34H12H1EH2FH00000H00001H00002H00003H00004H00005H00006H...FFFFDHFFFFEHFFFFFH...IBM/PC存储器1．2．28028616位处理器，地址总线24位，寻址空间16MB。内含4个独立单元：执行单元EU、地址单元AU、指令单元IU和总线单元BU。EU

由

ALU、寄存器阵列和控制电路组成。接收已译码指令队列发送的内部码，产生相应的控制命令序列，控制指令的执行。AU

实现地址管理。在实模式下，由段基址和偏移量产生

20

位地址。在保护模式下，先检查段限，在允许操作的条件下将逻辑地址转换成物理地址。IU

包含指令译码器和已译码指令队列，从预取指令队列中获取指令后进行译码，将译码后产生的内部码放入已译码指令队列。BU

控制

CPU

与总线的通信，还控制

CPU

与

FPU（浮点运算器）的通信。通过预取器将指令从内存取出送入预取队列。80286具有实（物理地址）和保护（虚拟地址）两种工作模式。实模式兼容

8086

全部功能，20

位地址，寻址空间

1MB。保护模式使用

24

位地址，可将每个任务的

1GB虚拟地址映射到

16MB物理地址中去。1．332位微处理器1．3．180386数据总线和地址总线均为32位，寻址空间4GB。具有实模式、保护模式和虚拟8086模式。实模式与8086相同，但可进行32位运算、处理。保护模式可访问4GB存储空间，支持多用户、多任务处理。通过中断响应和中断返回可在虚拟模式和保护模式之间切换，虚拟模式和保护模式可通过复位进入实模式。CPU内部包含以下6个部件：总线接口部件：用于CPU与外部总线的连接。指令预取部件；通过BIU提取指令放入指令队列。指令译码部件：从指令队列读取指令经译码放入已译码指令队列。执行部件：将指令内部码转换成控制信息，完成指令的执行。分段部件：将逻辑地址转换成线性地址。分页部件：将线性地址转换成物理地址。1．3类寄存器：

311615870通用寄存器标志寄存器FLAGS：CF-

进位、PF-

奇偶、AF-

辅助进位、ZF-

零、SF-

符号位、TF-

跟踪、IF-

中断允许、DF-

方向、OF-

溢出。累加器EAXAH

AXAL基址寄存器EBXBHBXBL计数寄存器ECXCHCXCL数据寄存器EDXDH

DXDL源变址寄存器ESISI目的变址寄存器EDIDI基址指示器EBPBP堆栈指示器ESPSPCF1PF0AF0ZFSFTFIFDFOFIOPLNT0RFVM3118171614131211109876420

1．3．180386IOPL-

保护模式下的I/O特权级、NT-

任务嵌套标志、RF-恢复标志、VM-

虚拟8086模式标志。80386地址转换：15210310物理存储器

逻辑地址

线性地址

物理地址逻辑地址又称为虚拟地址，由一个段选择符的高14位索引值和一个偏移量组成，虚拟地址空间有214

个段，每段为232B，虚拟地址空间为214×232=246=64TB。分段部件将逻辑地址转换成线性地址，分页部件将线性地址转换成物理地址，实现对物理存储器的访问。

选择符

RPL

段内偏移量

分段部件

分页部件1．3．28048680486包含DX、SX、SL三种类型，主频25~40M。DX内部包含MPU和FPU，SX不包含FPU，SL与SX功能相同，但功耗较低，用于便携机。后期推出倍频CPU80486DX–2和80486DX–4，主频66~120M。DX–2采用固定2倍频，DX–4采用固定3倍频。DX两个时钟周期执行一条指令，DX–2、DX–4每个时钟周期执行一条指令，这种执行方式一直延续至今。80486沿用了80386的体系结构，但做了以下改进：⑴内部包含8KB4路组相联高速缓冲存储器L1Cache，并支持主板上的64~256KBL2Cache。⑵内置了浮点运算器FPU，加快了浮点纯数值运算。⑶采用突发总线BurstBus传输方式，提高了CPU与内存数据的交换速度，每次访问内存可获得16个字节数据。⑷采用精简指令集计算机RISC。1．3．3Pentium系列1．Pentium采用“U”、“V”两条流水线，一个时钟周期可执行两条指令，称为“超标量”执行方式。时钟频率为75~200MHz。采用Socket7插座。内部包含16KBL1Cache，分为指令Cache和数据Cache，容量各为8KB。引入分支预测功能，提供分支目标缓冲器BTB，用于预测分支目标地址，在分支判断之前提供转移地址。正式引入外频和倍频技术，外频为系统工作频率，即主板其余部件工作频率，倍频为CPU主频与外频的倍率。CPU工作主频=外频×倍频，适当改变外频或倍频可实现超频。2．PentiumProPentiumPro属于Pentium与PentiumⅡ之间的过渡产品，称为“高能奔腾”。时钟频率为150~200MHz。1．3．3Pentium系列采用双穴封装技术，将256KBL2Cache与CPU封装在一起，与CPU同频。由于双穴封状，芯片为长方形，采用Socket8插座。采用双64位总线技术，前台总线连接内存及I/O设备，后台总线连接L2Cache，两条总线可并行独立工作。实现乱序执行、动态分支预测和推测执行。乱序执行指不按指令规定顺序执行。动态分支预测根据分支路径预测程序分支，预先获取分支指令。推测执行是指遇到转移指令时，通过预测转移路径提前获取和执行转移点指令。3．PentiumMMXPentiumMMX称为“多能奔腾”。MMX（MultiMediaeXtension）–多媒体扩展，采用多媒体增强指令集技术，在Pentium的基础上，首次对x86指令系统进行扩展，新增57条多媒体指令，包括视频、音频和图象处理，构成MMX指令集。CPU运行时钟频率为166~233MHz。1．3．3Pentium系列4．Pentium

ⅡPentium

Pro

的延续和改进，内部结构、功能与

PentiumPro相似。CPU内部增加

MMX技术，提高了多媒体处理功能。增加ECC（ErrorCorrectionCode）纠错技术，提高了数据的完整性与可靠性。与Pentium

Pro一样拥有双64位总线技术，但正式命名为双重独立总线DIB（DualIndependentBus）技术，简称“背侧总线”。采用单指令多数据

SIMD（SingleInstructionMultiData）技术，在一条指令中实现多数据操作。采用了新型

Slot1

接口标准，把

CPU

与

512KBL2Cache焊接在PCB

上，构成单边接触模块，加上塑料封装外壳后形成单边接触卡盒

SECC（SingleEdgeContactCase）。CPU运行时钟频率为

233

~

450MHz，对应的系统频率为66、83和100MHz，L2Cache运行频率为1

/

2CPU频率。1．3．3Pentium系列5．PentiumⅢ在MMX基础上增加了70条SIMD扩展SSE（StreamingSIMDExtensions）指令流，用于改善3D图形、3D音效及语音识别功能。前期为Katmai核心，采用SECC封装，使用Slot1插槽。中期为Coppermine核心，后期为Tualatin核心。从Coppermine开始采用FC–PGA封装，使用Socket370插座，在内部集成256~512KBL2Cache。总线信号带有重试机制，可保证数据的高度完整性和可靠性。ECC纠错允许在总线上进行1位数据自动纠错及2位数据检错。增加8个128位单精度寄存器，可同时处理4个单精度浮点数。CPU运行频率为450M~1.3GHz，系统频率为100、133MHz.6．Pentium4引入网际爆发（NetBurst）体系结构，并采用了20级流水线超标量设计。1．3．3Pentium系列新增了144条指令，构成SSE2指令集，可提升多媒体指令性能，特别提高了DVD、MP3、MPEG4的回放功能。集成4KB分支目标缓存BTB（BranchTargetBuffer），用于存储前几次分支预测跳转结果，并加入高级分支预测单元。12KB追踪缓存用于存储解码单元送出的微操作，可在预测错误后重新获取微操作。将CPU与主芯片组、内存和主板上高速缓存的数据传送通道独立出来，组成前端总线FSB（FrontSideBus）。采用四重数据速率QDR（QuadDataRate），在系统总线上，利用相位传输技术，在一个时钟周期内同时传输4组不同的64位总线数据，使前端总线FSB运行频率达到系统总线频率的4倍。在ALU中添加快速执行引擎REE（RapidExecutionEngine），利用时钟上升沿和下降沿进行同频运算，使运行速度成倍提高。在Pentium4发展的过程中，共推出三种不同核心处理器芯片：1．3．3Pentium系列⑴Willamette核心采用0.18µm铝制程，内置L2Cache容量256KB，主频1.3~2.0G，核心电压1.75V，FSB频率400M。早期采用Socket423插座，后期采用Socket478插座。⑵Northwood核心采用0.13µm铜制程，减少内阻，降低发热量，内置L2Cache容量512KB，主频1.7~3.6G，核心电压1.5V，FSB频率400M~533M，采用Socket478插座。⑶Prescott核心被命名为Pentium4E。主频2.80~3.40GHz，采用90nm制程，L2Cache容量1MB，FSB频率800MHz，支持超线程HT技术，具有31层流水管线，支持SSE3指令集。初期Pentium4E使用Socket478，后期采用LGA775架构，称为Pentium500系列。7．PentiumDSmithfield(铁匠)双核心处理器，内部整合两个核心，命名为Pentium800系列。有820、830和840三种类型，工作频率分别为2.8GHz、3.0GHz和3.2GHz。FSB频率为800MHz，L2Cache容量为1MB×2。8．Pentium4ExtremeEdition终极版Pentium4ExtremeEdition简称Pentium4EE。以双核心PentiumD为基础，加入HT技术，支持四个逻辑处理器。除拥有512KBL2Cache外，还拥有集成在核心内部的2MBL3Cache。9．Pentium600支持64位技术，采用Prescott核心、90nm制程，内置2MBL2Cache。包含Pentium630、640、650、660、670，工作频率分别为3.0~3.8GHz，是目前运行频率最快的CPU。1．3．3Pentium系列1．3．4Core

系列1．CoreDuo（酷睿）双核处理器CoreDuo双核处理器是继PentiumM之后推出的用于便携机的微处理器，核心为Yonah，采用667~1033Mhz前端总线速率，60nm制程工艺，2M双核共享L2Cache。可提供双核移动性能和低功耗。

CoreDuo带有两个执行内核，专门为多线程应用和多任务处理进行优化。可以同时运行复杂的应用，如图形密集型游戏、后台下载音乐和运行病毒扫描安全程序等。CoreDuo有T2700、T2600、T2500、T2400和T2300几种型号，对应的运行频率分别为2.33、2.16、2.00、1.83和1.66MHz。2．Core2Duo（酷睿2）采用全新的IntelCore架构，取代原Pentium4采用的Netburst架构，它的推出，标志着Pentium品牌的终结，也代表着英特尔移动处理器及桌面处理器两个品牌的重新整合。1．3．4Core

系列Core2处理器拥有EM64T、虚拟化技术及ExecuteDisable技术，并支持SSE4指令集。Core2是一个跨平台的构架体系，包括服务器版、桌面版、移动版三大领域。其中，服务器版的开发代号为Woodcrest，桌面版的开发代号为Conroe（扣肉），移动版的开发代号为Merom。台式机类Conroe处理器分为普通版和终极版两种。早期Conroe核心普通版桌面型处理器包含E6000系列和E4000系列，采用65nm制程，两者的主要差别为FSB频率不同。E6000系列包含E6300、E6400、E6600、E6700、E6850，运行频率分别为1.86、2.13、2.40、2.66和3.00GHz。FSB频率为1066~1333MHz，L2Cache容量为2~4MB，面向高性能市场。E4000系列包含E4200、E4300、E4400和E4500，运行频率分别为2.0、2.2、2.4和2.6GHz，FSB频率为800MHz，L2Cache容量为2MB，面向中、低性能市场。1．3．4Core

系列近期Wolfdale核心普通版桌面型处理器包含E8000系列和E7000系列。E8000系列包含E8200、E8300、E8400、E8500和E8600，运行频率为2.66、2.83、3.00、3.16和3.33GHz。FSB频率

1333MHz，L2Cache容量为6MB。E7000系列包含E7200、E7300，运行频率为2.53、2.66GHz，FSB频率1066MHz，L2Cache容量为3MB。早期Conroe核心终极版处理器型号为X6800，CPU运行频率为2.93GHz，FSB频率为1066MHz，L2Cache容量为4MB。中期Conroe核心终极版型号为QX6××0系列，L2Cache容量为8MB，包含QX6700、QX6800、QX6850，主频分别为2.66、2.93、3.0GHz，FSB频率1066~1333MHz。近期Wolfdale核心终极版处理器型号为QX9×××系列，L2Cache容量为12MB，包含QX9650、QX9770、QX9775，主频3.00、3.2、3.2GHz，FSB频率为1600MHz。1．3．4Core

系列3．QuadCore四核心处理器QuadCore包括桌面四核心Kentsfield、双路服务器核心Clovertown以及多路服务器核心Tigerton，处理器采用Multi–Chip技术，将两颗双核封装在同一模块上。每组双核心共享一组L2Cache，读取另外一组双核心的L2Cache需要通过FSB实现。前期推出的KentsfieldCPU将两个Conroe核心整合到同一基板上，两组核心的4ML2Cache独立，但可通过系统总线和内存来进行数据交换和共享。采用65nm制程，FSB频率为1066MHz，支持SSE4指令集、EMT64技术及病毒防护技术。各核心拥有独立工作频率及电压，可根据负载的不同进行调整。1．3．4Core

系列处理器型号为Q6600和Q6700，工作主频为2.40G和2.66G，均带有4M×2L2Cache。近期推出的KentsfieldCPU将两个Wolfdale核心整合到同一基板上，两组核心均拥有6ML2Cache。处理器型号为Q9××0处理器型号为Q9100、Q9300、Q9400、Q9450、Q9550、Q9650。对应的工作主频分别为2.26、2.50、2.66、2.66、2.83、3.00GHz。CPU采用45nm制程，除Q9100的FSB频率为1066MHz之外，其余CPU对应的FSB频率均为1333MHz。6款CPU中，Q9300、Q9400拥有的二级高速缓存为6MB，其余CPU为12MB。最新的Q9650拥有5.82亿个晶体管，工作主频为3.00GHz。由于采用了各项最新技术，使得KentsfieldCPU超频性能极佳。目前有计算机爱好者对Q9650进行超频，采用液氮冷却后可超频至4.75G，超频将近60%。1．3．4IntelCore

系列基于全新Nehalem架构的新一代桌面处理器沿用“Core”名称，命名为Corei3、i5、i7和至尊版Corei7Extreme系列。首先推出用于便携机的Corei3330M、350M和370M，采用arrandale核心，LGA1156封装，主频为2.13G、2.26G和2.4G。紧接着在去年一季度，英特尔发布基于Clarkdale核心的Corei3桌面双核处理器，采用32nm工艺，支持超线程技术，内置双通道内存控制器，支持IntelTurboBoost睿频智能加速技术。Corei3最大的特点是内部整合GPU（图形处理器），GPU主频733M。目前推出Corei3530、540、550、560四款CPU，主频分别为2.93G、3.06G、3.2G和3.3G。CPU拥有一级缓存2×64K，三级缓存4M，i3530拥有二级缓存2×256K，i3540、550、560拥有二级缓存2×512K。稍后推出了Corei5，与Corei3相比结构大致相同，区别在于它是一款2~4核处理器，三级缓存最高达到8MB，支持SSE4.2指令集。1．3．4IntelCore

系列早期曾推出Corei5430、440、450及Corei5540、550、560，近期主推Corei5650、660、670、680和Corei5750、760，600系列和700系列的区别在于三级高速缓存容量、主频、核心和核心数目。600系列三级高速缓存容量为4MB，主频分别为3.2、3.3、3.46和3.6GHz，核心为Clarkdale、双核。700系列三级高速缓存容量为8MB，主频分别为2.66和2.8GHz，核心为lynnfield，四核。Corei7为原生四核（基片内直接包含4核，非叠加）处理器，拥有8MB三级缓存，支持三通道DDR3内存。处理器采用LGA1366针脚设计，支持第二代超线程技术，处理器能以八线程运行。Corei7的Nehalem架构与Core微体系架构相比，有以下改进：⑴Cache设计采用三级全内含式Cache设计，L1的设计与Core微架构一样，L2采用超低延迟设计，L3则采用共享式设计，各核心可共享使用。1．3．4IntelCore

系列⑵内存控制器将内存控制器从北桥芯片组中转移到CPU芯片上，支持三通道DDR3内存，内存带宽得以大幅提升，最多可达三倍。⑶快速通道互联（QPI）采用全新的QPI（QuickPathInterconnect）总线取代FSB前端总线，实现点到点连接，20位宽的QPI连接带宽可达25.6GB/s，其传输速率是FSB1333MHz的5倍。Intel相继推出Corei7600、700、800、900四个系列处理器，最新推出的是Corei7900系列，其中Corei7965及之前编号CPU均为4核CPU，Nehalem架构，bloomfield核心，属于常规CPU。i7965的核心、架构不变，但属于终极版，而i7Extreme970、980、990均为6核终极版CPU，Westmere架构，gulftown核心。1．4微机接口技术通过硬件的连接和软件的控制，将CPU与各种接口芯片有机地结合在一起，实现数据通信及控制功能。1．4．1接口设置目的接口设计总体任务：对微机系统进行硬、软件设计，使主机能有效地与外部世界和用户进行联系，充分发挥其效能。硬件接口设计任务：选择和使用适当的接口芯片构筑CPU与系统部件、外部设备之间的数据传送通道，即I/O接口。软件接口设计任务：编制相应控制程序使可编程接口芯片发挥应有的效能，提高微机系统的性能和效率。接口设置的原因：⑴交换数据信息：CPU与外设通过接口交换数据信息⑵转换数据格式：解决CPU数据格式与外设数据格式不兼容问题⑶平衡速度差异：通过接口实现CPU与外设速度差异的均衡1．4．2接口类型1．运行辅助接口将CPU管脚信号接至系统总线、I

/

O总线，对信号进行整形、锁存，并增加总线的驱动能力。如74LS244、74LS245、74LS373芯片等。2．用户交互接口连接I/O设备和主机，实现人、机信息通信。如显示卡、声卡、网卡、串行接口、并行接口、PS

/

2接口、USB接口、IEEE1394接口等。3．信息转换接口实现A

/

D、D

/

A转换，将外设模拟信号转换成数字信号输入，或将数字信号转换成模拟信