第四章-组合逻辑电路

第四章组合逻辑电路§4.1组合逻辑电路的分析§4.2组合逻辑电路的设计§4.3组合逻辑电路中的竞争冒险§4.4若干典型的组合逻辑集成电路◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎◎数字电路shuzidianlu掌握组合逻辑电路的定义、分析和设计，了解竞争冒险产生的原因及消除方法。掌握典型的中规模集成组合逻辑电路的功能及基本应用，包括：编码器和译码器、数据选择器和数据分配器、数值比较器、算术/逻辑运算单元等。本章教学目标数字逻辑电路组合逻辑电路时序逻辑电路任意时刻的输出仅取决于该时刻的输入，而与信号作用前电路原来的状态无关。任意时刻的输出不仅取决于该时刻的输入，而与信号作用前电路原来的状态有关。4.1组合逻辑电路的分析4.1组合逻辑电路的分析特点：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。组合逻辑电路框图X1XnX2L2L1Ln......组合逻辑电路输入输出定义：组合逻辑电路是由门电路组合而成，电路中没有记忆单元，没有反馈通路。已知逻辑电路确定逻辑功能4.1组合逻辑电路的分析分析过程一般包含4个步骤：(1)由逻辑电路写出逻辑函数表达式(2)运用逻辑代数化简或变换(3)列逻辑真值表(4)分析逻辑功能例1：

分析如图所示逻辑电路的功能。（1）根据逻辑图写出输出函数的逻辑表达式（2）列写真值表。10010110111011101001110010100000CBA00111100（3）确定逻辑功能输入变量的取值中有奇数个1时，L为1，否则L为0,电路具有奇校验功能。如要实现偶校验，电路应做何改变？4.1组合逻辑电路的分析例2：

试分析下图所示组合逻辑电路的逻辑功能。（1）根据逻辑电路写出各输出端的逻辑表达式，并进行化简和变换。X=A4.1组合逻辑电路的分析（2）列写真值表真值表111011101001110010100000ZYXCBA000011110011110001011010X=A4.1组合逻辑电路的分析电路逻辑功能：是对输入的二进制数求反码。最高位为符号位，0表示正数，1表示负数，正数的反码与原码相同；负数的数值部分是在原码的基础上逐位求反。（3）确定电路逻辑功能真值表111011101001110010100000ZYXCBA0000111100111100010110104.1组合逻辑电路的分析例3：分析下图的逻辑功能L&&1.BA&C101AA写出逻辑式：=AC+BCL=AC•BC设：C＝1封锁打开选通A信号4.1组合逻辑电路的分析BL&&1.BA&C001设：C＝0封锁选通B信号打开B例3：分析下图的逻辑功能4.1组合逻辑电路的分析4.2组合逻辑电路的设计根据逻辑功能要求逻辑电路设计(1)由逻辑要求，列出逻辑真值表(2)由逻辑真值表写出逻辑表达式(3)简化和变换逻辑表达式(4)画出逻辑图设计步骤如下：例1：

某火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其它两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。4.2组合逻辑电路的设计（1）逻辑抽象输入信号:

I0、I1、I2分别为特快、直快和慢车的进站请求信号且有进站请求时为1，没有请求时为0。输出信号:

L0、L1、L2分别为3个指示灯的状态，且灯亮为1，灯灭为0。I0I1I2L0L1L20000001××10001×010001001根据题意列出真值表（2）写出各输出表达式L0=I0

4.2组合逻辑电路的设计（3）根据要求将上式变换为与非形式

（4）根据输出逻辑表达式画出逻辑图。4.2组合逻辑电路的设计例2：

试设计一个码转换电路，将4位格雷码转换为自然二进制码。可以采用任何逻辑门电路来实现。(1)明确逻辑功能，列出真值表。当输入格雷码按照从0到15递增排序时，可列出逻辑电路真值表：4.2组合逻辑电路的设计输入变量为G3、G2、G1、G0为格雷码，输出变量B3、B2、B1和B0为自然二进制码。0111010001100101010101110100011000110010001000110001000100000000B3

B2

B1

B0G3

G2

G1

G0输出输入1111100011101001110110111100101010111110101011111001110110001100B3

B2

B1

B0G3

G2

G1

G0输出输入逻辑电路真值表4.2组合逻辑电路的设计(2)画出各输出函数的卡诺图，并化简和变换。33GB==2B+2G3G2G3G4.2组合逻辑电路的设计+2G3G1B=1G+2G3G1G2G3G1G+2G3G1G=Å3G2GÅ1G0B=Å3G2GÅ1GÅ0G=(2G3G)+2G3G1G+2G3G)+2G3G1G(4.2组合逻辑电路的设计(3)根据逻辑表达式，画出逻辑图4.2组合逻辑电路的设计4.2组合逻辑电路的设计例3:

某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。G1的容量是G2的两倍。如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和G2均需运行。试画出控制G1和G2运行的逻辑图。

设：A、B、C分别表示三个车间的开工状态：

开工为“1”，不开工为“0”；

G1和

G2运行为“1”，不运行为“0”。(1)根据逻辑要求列状态表

首先假设逻辑变量、逻辑函数取“0”、“1”的含义。4.2组合逻辑电路的设计

逻辑要求：如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和G2均需运行。开工“1”不开工“0”运行“1”不运行“0”(1)根据逻辑要求列状态表0111001010001101101001010011100110111000ABC

G1G24.2组合逻辑电路的设计(2)由状态表写出逻辑式ABC00100111101111或由卡图诺可得相同结果

(3)化简逻辑式可得：10100101001110011011100001110010ABC

G1

G2100011014.2组合逻辑电路的设计(4)用“与非”门构成逻辑电路

由逻辑表达式画出卡诺图，由卡图诺可知，该函数不可化简。ABC001001111011114.2组合逻辑电路的设计(5)画出逻辑图ABCABC&&&&&&&&&G1G24.2组合逻辑电路的设计例4：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。1、首先指明逻辑符号取“0”、“1”的含义。三个按键A、B、C按下时为“1”，不按时为“0”。输出量为F，多数赞成时是“1”，否则是“0”。2、根据题意列出逻辑状态表。4.2组合逻辑电路的设计逻辑状态表4.2组合逻辑电路的设计A

B

C

L

0

0

0

0

0

0

1

0

0

1

0

0

0

1

1

1

1

0

0

0

1

0

1

1

1

1

0

1

1

1

1

1

用卡诺图化简ABC0001111001ABACBCABCL000011110110011000010111010101013.画出卡诺图：4.2组合逻辑电路的设计4.根据逻辑表达式画出逻辑图。&1&&ABBCL4.2组合逻辑电路的设计它的功能是：例5：试用2输入与非门和反相器设计一个3输入（I0、I1、I2）、3输出（L0、L1、L2）的信号排队电路。（1）当输入I0为1时，无论I1和I2是1还是0，输出L0为1，L1和L2为0；（2）当I0是0且I1为1，无论I2是1还是0，输出L1为1，其余两个输出为0；（3）当I2是1且I0和I1均为0时，输出L2为1，其余两个输出为0;（4）如I0、I1、I2均是0，则L0、L1、L2也均为0。4.2组合逻辑电路的设计解：（1）根据题意列出真值表，如表所示。输入输出I00I1I200

1××0

1×00

1L0L1L2000100010001（2）根据真值表写出各输出逻辑表达式：4.2组合逻辑电路的设计（3）根据要求将上式变换为与非形式：输入输出I00I1I200

1××0

1×00

1L0L1L2000100010001（2）根据真值表写出各输出逻辑表达式：4.2组合逻辑电路的设计（3）根据要求将上式变换为与非形式：由此可画出逻辑图&&11111&I0I1I2L0L1L24.2组合逻辑电路的设计4.3组合逻辑电路中的竞争冒险定义：电路在信号电平变化瞬间，可能与稳态下的逻辑功能不一致，产生错误输出，这种现象就是竞争冒险。1、产生竞争冒险的原因竞争冒险（实例说明）正常情况：如果A、B变化同时发生，则：当A、B任一为0时，输出L为0，如图(a)BA正常情况BA&BAL实例1：图为与门△t则：在此△t内，出现1个高电平窄脉冲（干扰脉冲）异常情况：如果由于前级门电路的延迟差异或其他原因，A、B跃变的时刻不等，存在△t，如图（b）图(a)图（b），稳态下4.3组合逻辑电路中的竞争冒险≥1BAL1、产生竞争冒险的原因竞争冒险BA正常情况BA△t正常情况：如果A、B变化同时发生，则：当A、B任一为1时，输出L为1，如图(a)则：在此△t内，出现1个低电平窄脉冲（干扰脉冲）异常情况：如果由于前级门电路的延迟差异或其他原因，A、B跃变的时刻不等，存在△t，如图（b）实例2：图为或门图(a)图（b），稳态下4.3组合逻辑电路中的竞争冒险1、产生竞争冒险的原因实例3：如图A1&&≥1CBG1G2G3G4L当A、B都为1时，此时，L为两个互补信号相加，则：该电路存在竞争冒险。如图。产生竞争冒险的原因是：门电路的输入信号经过不同的传输途径到达输入端时，由于前级门电路的延迟差异或其他原因，使输入变量跃变的时刻不同，存在△t，由此输出就可能出现违背稳态下逻辑关系的干扰脉冲。4.3组合逻辑电路中的竞争冒险定义：电路在信号电平变化瞬间，可能与稳态下的逻辑功能不一致，产生错误输出，这种现象就是竞争冒险。1、产生竞争冒险的原因定义：（1）当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象，称为竞争。（2）由竞争而可能产生输出干扰脉冲的现象称为冒险。注意：有竞争现象时不一定都会产生干扰脉冲。≥1BALBA△t4.3组合逻辑电路中的竞争冒险2、检查竞争冒险现象的方法（1）在输入变量每次只有一个改变状态的简单情况下，只要输出端的逻辑函数在一定条件下能简化成可判定存在竞争冒险11……11≥1LA2m2n+111……11&LA2m2n+1或【例】试判断图中的两个电路中是否存在竞争冒险。已知任何瞬间输入变量只可能有一个改变状态。&G11&G3≥1G4LG2ABC图(a)≥1G11≥1G3&G4LG2ABC图(b)解：图(a)电路输出的逻辑函数为L＝AB＋AC故，图(a)存在竞争冒险。图(b)电路输出的逻辑函数为L＝(A＋B)·

(B＋C)当A＝C＝0时，L＝B·B故，图(a)存在竞争冒险。当B＝C=1时，L＝A＋A4.3组合逻辑电路中的竞争冒险2、检查竞争冒险现象的方法（2）如果输入变量有两个或两个以上的量同时改变状态，则可用计算机辅助分析。（3）用实验来检查电路的输出端是否有因为竞争冒险而产生的尖峰脉冲。强调：（2）和（3）两种方法通常一起用。（1）在输入变量每次只有一个改变状态的简单情况下，只要输出端的逻辑函数在一定条件下能简化成4.3.2消去竞争冒险的方法1、发现并消除互补变量

A

B

C

1

&

L

B=C=0时为消掉AA，变换逻辑函数式为))((CABAL++=可能出现竞争冒险。AAF=BCBAACF++=4.3.2消去竞争冒险的方法2、增加乘积项,避免互补项相加当A=B=1时，根据逻辑表达式有CBACL+=当A=B=1时CBACL+=CBACL+=+ABCCL+=AB

0

1

A

0

0

0

1

0

1

1

1

L

B

C

00

011110

4.3.2消去竞争冒险的方法，

1&AG1G3&1G2CB&G5AB

0

1

A

0

0

0

1

0

1

1

1

L

B

C

00

011110

3、输出端并联电容器

如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可以在输出端并联一电容器，致使输出波形上升沿和下降沿变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作用。4~20pF

4.3.2消去竞争冒险的方法4.4若干典型的组合逻辑集成电路人们为解决实践上遇到的各种逻辑问题，设计了许多逻辑电路。然而，我们发现，其中有些逻辑电路经常、大量出现在各种数字系统当中。为了方便使用，各厂家已经把这些逻辑电路制造成中规模集成的组合逻辑电路产品。比较常用的组合逻辑部件有编码器、译码器、数据选择器、加法器和数值比较器等等。4.4若干典型的组合逻辑集成电路4.4.1编码器编码：用二进制代码表示文字、符号或者数码等特定对象的过程，称为编码。编码器：实现编码的逻辑电路，称为编码器。例如：你购买一台移动电话时，通信公司给你的移动电话设定一个号码的过程，就是编码。8421码、雷格码等引言：为了区分一系列不同的事物，将其中的每个事物用一个代码表示，这就是编码的含意。类型：普通编码器和优先编码器普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。4.4若干典型的组合逻辑集成电路n

位二进制代码有2n

种组合，可以表示2n

个信息。要表示N个信息所需的二进制代码应满足：

2n

N4.4若干典型的组合逻辑集成电路4.4.1编码器二进制编码器：若编码状态数为2n，编码输出位数为n，则称之为二进制编码器。编码器高低电平信号二进制代码2n个n位例如：

8线—3线编码器和10线—4线编码器分别有8输入、3位二进制码输出和10输入、4位二进制码输出。特点：编码器有若干个输入，但在某一时刻只有一个输入信号被转换为二进制码。N个4.4若干典型的组合逻辑集成电路4.4若干典型的组合逻辑集成电路1、编码器的定义及工作原理（1）普通编码器特点：任何时刻只允许输入一个编码信号，否则输出将发生混乱。二进制编码器结构框图I0

I1

Yn-1

Y0

Y1

1n2-I二进制

编码器

2n个

输入

n位二进制码输出

100001000010000100110101I0I1I2I3Y1Y2输入输出1）4线—2线编码器的功能表如表所示。2）表所示的编码器高电平输入有效，因而可由功能表得到如下逻辑表达式：（1）普通编码器4线─2线普通二进制编码器(设计)1、编码器的定义及工作原理分析门电路类型和门数：或门、与门和非门共3种类型。

2个或门+4个与门+4个非门＝10个门电路（1）普通编码器1、编码器的定义及工作原理3）根据逻辑表达式画出逻辑图。1111I0I1I2I3&&&&≥1≥1Y1Y2功能：当I0~I3中在某一输入为1，输出Y1Y0即位相对应的代码。例如：当I1为1时，Y1Y0为01。（1）普通编码器4.4若干典型的组合逻辑集成电路提出问题：如果I0~I3中有2个或2个以上的取值同时为1，则输出会出现错误编码，如何解决？解决办法：采用优先编码器。（2）优先编码器（1）普通编码器在优先编码器中，允许同时输入两个以上的有效编码请求信号。当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。优先级别的高低由设计者根据输入信号的轻重缓急情况而定。1、编码器的定义及工作原理4线—2线优先编码器的功能表如表所示4.4若干典型的组合逻辑集成电路（2）优先编码器1×××01××001×000100110101I0I1I2I3Y1Y2输入输出由表可知：优先级别为I3→I0即：只要I3取1，则无论I2、I1、I0取何值，Y1、Y2均为1。以此类推，由真值表，得：提出问题：如果I0~I3全取0，则，如何解决？解决办法：加控制端，如下列分析。1、编码器的定义及工作原理例：

键盘输入8421BCD码编码器（分析）代码输出使能标志

编码输入

输

入输

出S0S1S2S3S4S5S6S7S8S9ABCDGS

111111111100000

111111111010011

111111110110001

111111101101111

111111011101101

111110111101011

111101111101001

111011111100111

110111111100101

101111111100011

011111111100001

该编码器为输入低电平有效键盘输入8421BCD码编码器功能表优先编码器CD4532的示意框图、引脚图2、集成电路编码器

对组合电路组件的要求要求会用（三会）：1、会认管脚电源端控制端数据端2、看懂功能表3、会正确使用控制端8线—3线优先编码器CD4532的功能表输入输出EI

I7I6I5I4I3I2I1I0Y2Y1Y0GSEO0××××××××10000000011×××××××01××××××1001×××××10001××××100001×××1000001××10000001×100000001000000000111110110101011010010011100101000110000108个信号输入端3个二进制码输出端2、集成电路编码器输入输出EI

I7I6I5I4I3I2I1I0Y2Y1Y0GSEO0××××××××10000000011×××××××01××××××1001×××××10001××××100001×××1000001××10000001×10000000100000000011111011010101101001001110010100011000010高电平有效允许编码，但无有效编码请求原码输出优先权最高实例5：8线—3线优先编码器CD4532的逻辑功能由表可知：为了便于多个芯片的连接，以扩展电路的功能，设置了高电平有效的输入使能端EI、输出使能端EO和优先编码工作状态标识GS。输入输出EI

I7I6I5I4I3I2I1I0Y2Y1Y0GSEO0××××××××10000000011×××××××01××××××1001×××××10001××××100001×××1000001××10000001×10000000100000000011111011010101101001001110010100011000010输入使能端输出使能端优先编码工作状态标识当EI＝1时，编码器工作；当EI＝0时，禁止编码器工作，此时不论8个输入端为何种状态，3个输出端均为低电平，且GS和EO均为低电平。输入输出EI

I7I6I5I4I3I2I1I0Y2Y1Y0GSEO0

××××××××1000000001

1×××××××101××××××1001×××××10001××××100001×××1000001××10000001×100000001

00000000011111011010101101001001110010100011000010工作禁止工作EO只有在EI为1，且所有输入端都为0时，输出为1；此时，它可与另一片相同器件的EI连接，以便组成更多输入端的优先编码器。输入输出EI

I7I6I5I4I3I2I1I0Y2Y1Y0GSEO0××××××××10000000011×××××××01××××××1001×××××10001××××100001×××1000001××10000001×10000000100000000011111011010101101001001110010100011000010GS的功能是：当EI=1时，且至少有一个输入端为高电平信号输入时，GS=1，表明编码器处于工作状态，否则，GS为0。输入输出EI

I7I6I5I4I3I2I1I0Y2Y1Y0GSEO0××××××××10000000011×××××××01××××××1001×××××10001××××100001×××1000001××10000001×10000000100000000011111011010101101001001110010100011000010当EI=1，且电路所有输入端均无高电平或者只有I0输入端有高电平时，Y2Y1Y0均为000的情况。输入输出EI

I7I6I5I4I3I2I1I0Y2Y1Y0GSEO0××××××××10000000011×××××××01××××××1001×××××10001××××100001×××1000001××10000001×10000000100000000011111011010101101001001110010100011000010两状态不一样由功能表，可写出各输出端的表达式输入输出EI

I7I6I5I4I3I2I1I0Y2Y1Y0GSEO0××××××××10000000011×××××××01××××××1001×××××10001××××100001×××1000001××10000001×10000000100000000011111011010101101001001110010100011000010以此类推CD4532电路图下面通过举例说明8线—3线编码器的应用输入输出EI

I7I6I5I4I3I2I1I0Y2Y1Y0GSEO0

××××××××10000000011×××××××101××××××1001×××××10001××××100001×××1000001××10000001×100000001

00000000011111011010101101001001110010100011000010思考：当优先编码器CD4532的输入端I1＝I3＝I5＝1，其余输入端均为0，此时其输出Y2Y1Y0？【答】使能端EI＝0，所以Y2Y1Y0＝000实例6：用两片CD4532组成16线—4线优先编码器，其逻辑图如图，试分析其工作原理。解：根据CD4532的功能表，对逻辑图进行分析得出：I7I6I5I4

I3I2I1I0A15A14A13A12A11A10A9A8CD4532（1）EIEOEI1EO1GSY2

Y1

Y0I7I6I5I4I3I2I1I0A7A6A5A4A3A2A1A0CD4532（0）EIEOEI0EO0GSY2

Y1

Y0≥1GS1GS0≥1≥1≥1G3G2G1G0GSL3L2L1L0“0”禁止编码000“0”“0”“0”禁止编码“0”“0”0000非编码输出I7I6I5I4

I3I2I1I0A15A14A13A12A11A10A9A8CD4532（1）EIEOEI1EO1GSY2

Y1

Y0I7I6I5I4I3I2I1I0A7A6A5A4A3A2A1A0CD4532（0）EIEOEI0EO0GSY2

Y1

Y0≥1GS1GS0≥1≥1≥1G3G2G1G0GSL3L2L1L0实例6：用两片CD4532组成16线—4线优先编码器，其逻辑图如图，试分析其工作原理。“1”允许编码“1”“1”允许编码均为无效电平输入片（1）的优先级高于片（0）I7I6I5I4

I3I2I1I0A15A14A13A12A11A10A9A8CD4532（1）EIEOEI1EO1GSY2

Y1

Y0I7I6I5I4I3I2I1I0A7A6A5A4A3A2A1A0CD4532（0）EIEOEI0EO0GSY2

Y1

Y0≥1GS1GS0≥1≥1≥1G3G2G1G0GSL3L2L1L0实例6：用两片CD4532组成16线—4线优先编码器，其逻辑图如图，试分析其工作原理。“1”允许编码“1”“1”允许编码均为无效电平输入000打开打开打开“0”“1”打开0×××输出代码在0000~0111之间变化1编码状态I7I6I5I4

I3I2I1I0A15A14A13A12A11A10A9A8CD4532（1）EIEOEI1EO1GSY2

Y1

Y0I7I6I5I4I3I2I1I0A7A6A5A4A3A2A1A0CD4532（0）EIEOEI0EO0GSY2

Y1

Y0≥1GS1GS0≥1≥1≥1G3G2G1G0GSL3L2L1L0实例6：用两片CD4532组成16线—4线优先编码器，其逻辑图如图，试分析其工作原理。“1”允许编码“0”“0”禁止编码至少有一个高电平输入000打开打开打开“1”“0”打开1×××输出代码在1000~1111之间变化A15的优先级最高1编码状态I7I6I5I4

I3I2I1I0A15A14A13A12A11A10A9A8CD4532（1）EIEOEI1EO1GSY2

Y1

Y0I7I6I5I4I3I2I1I0A7A6A5A4A3A2A1A0CD4532（0）EIEOEI0EO0GSY2

Y1

Y0≥1GS1GS0≥1≥1≥1G3G2G1G0GSL3L2L1L0实例6：用两片CD4532组成16线—4线优先编码器，其逻辑图如图，试分析其工作原理。“1”允许编码“0”“0”禁止编码至少有一个高电平输入000打开打开打开“1”“0”打开1×××整个电路实现了16位输入的优先编码，优先级分别从A15至A0依次递减。4.4若干典型的组合逻辑集成电路4.4.2译码器译码：是编码的逆过程，是将具有特定含义的二进制码转换成对应的输出信号。例如：你购买一台移动电话时，通信公司给你的移动电话设定一个号码的过程，就是编码。这个特定的号码于你的姓名是等同的，任何人拨打你的移动电话号码，都能够找到你，称为译码。二进制代码(机器代码)转换特定的输出状态4.4若干典型的组合逻辑集成电路4.4.2译码器译码器：具有译码功能的逻辑电路称为译码器。类型：（1）地址译码器：将一系列代码转换成与之一一对应的有效信号，这种译码器可称为唯一地址译码器。

常用于计算机中对存储器单元地址的译码，即将每一个地址代码转换成一个有效信号，从而选中对应的单元。（2）代码变换器：将一种代码转换成另一种代码。通用译码器：显示译码器：——用于对电路进行逻辑控制——用于电路输出的数字显示部分4.4若干典型的组合逻辑集成电路4.4.2译码器译码器：具有译码功能的逻辑电路称为译码器。类型：由功能

即：二进制译码器、二—十进制译码器4.4若干典型的组合逻辑集成电路4.4.2译码器结构图：n位二进制码输入二进制译码器EIIn－1I0I1Y0Y1…………2n个输出使能输入功能：在EI端为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为相反电平。输出信号可以是高电平有效，也可以是低电平有效。强调：输入为

n位二进制代码，输出为2n个状态，则称之为二进制译码器。4.4若干典型的组合逻辑集成电路二进制译码器实例分析：实例1：2—4线译码器输入：低电平有效“”与“—”相对应输出特定的低电平2—4线译码器EI符号：2—4线译码器

逻辑符号2—4线译码器E结构：2输入变量A1、A0共有4种不同状态组合，因而译码器有4个输出信号4.4若干典型的组合逻辑集成电路实例1：2—4线译码器Y0~Y3并且输出为低电平有效，如表所示。二进制译码器使能端输入代码输出状态EA1A0Y0Y1Y2Y31××11110000111001101101011010111110真值表4.4若干典型的组合逻辑集成电路实例1：2—4线译码器原理：（1）当E＝1时，无论A1、A0为何种状态，输出全为1，译码器处于非工作状态。（2）当E＝0时，对应于A1、A0的某种状态组合，其中只有一个输出量为0。由此可见，译码器是通过输出端的逻辑电平以识别不同的代码。二进制译码器使能端输入代码输出状态EA1A0Y0Y1Y2Y31××11110000111001101101011010111110真值表4.4若干典型的组合逻辑集成电路实例1：2—4线译码器写出各输出函数表达式：画出逻辑电路图：111A0A1EI&&&&Y0Y1Y2Y3二进制译码器使能端输入代码输出状态EA1A0Y0Y1Y2Y31××11110000111001101101011010111110真值表管脚图双2-4线译码器组件74LS139：（其中含两个2-4译码器）74LS139输入输出使能端使能端输入输出+5V地二进制译码器LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHH××HY3Y2Y1Y0A0A1E输出输入功能表其中之一的逻辑符号及功能二进制译码器实例2：3—8线译码器输入选择允许(使能)输出数据输出引脚图+5V地1234567816151413121110974LS138引脚图逻辑图实例2：3—8线译码器74HC138集成译码器功能表LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHH×××××LHHHHHHHH×××HX×HHHHHHHH××××H×A2E3输出输入A1A03线—8线译码器逻辑电路&&&&Y4Y5Y6Y73&2&&Y0&Y1YYA0A1A2G1G2AG2B&1111111解：由图可知：74HC138仅有3个输入端A2、A1、A0。如果想对4位二进制代码译码，只能利用一个附加控制端（E1、E2、E3）作为第四个地址输入端。74HC138（1）Y0Y1Y2Y3Y4Y5Y6Y7Z0Z1Z2Z3Z4Z5Z6Z7A0A1A2E3E2E174HC138（2）Y0Y1Y2Y3Y4Y5Y6Y7Z8Z9Z10Z11Z12Z13Z14Z15A0A1A2E3E2E1D3D2D1D0+5V应用1：试用两片3线—8线译码器74HC138组成4线—16线译码器，将输入的4位二进制代码D3D2D1D0译成16个独立的低电平信号Y0~Y15。74HC138（1）Y0Y1Y2Y3Y4Y5Y6Y7Z0Z1Z2Z3Z4Z5Z6Z7A0A1A2E3E2E174HC138（2）Y0Y1Y2Y3Y4Y5Y6Y7Z8Z9Z10Z11Z12Z13Z14Z15A0A1A2E3E2E1D3D2D1D0+5V应用1：试用两片3线—8线译码器74HC138组成4线—16线译码器。取第（1）片74HC138的E2和E1作为它的第四个地址输入端

同时令E3=1；取第（2）片的E3作为它的第四个地址输入端

同时令E2＝E1＝0；74HC138（1）Y0Y1Y2Y3Y4Y5Y6Y7Z0Z1Z2Z3Z4Z5Z6Z7A0A1A2E3E2E174HC138（2）Y0Y1Y2Y3Y4Y5Y6Y7Z8Z9Z10Z11Z12Z13Z14Z15A0A1A2E3E2E1D3D2D1D0+5V如图所示，得：74HC138（1）Y0Y1Y2Y3Y4Y5Y6Y7Z0Z1Z2Z3Z4Z5Z6Z7A0A1A2E3E2E174HC138（2）Y0Y1Y2Y3Y4Y5Y6Y7Z8Z9Z10Z11Z12Z13Z14Z15A0A1A2E3E2E1D3D2D1D0+5V由可知，当D3＝0时，第(1)片74HC138工作而第(2)片74HC138禁止，将D3D2D1D0的0000~0111这8个代码译成Z0~