《模拟与数字电子技术基础 蔡惟铮》第12章习题解答

时序逻辑电路习题解答[12-1]下列哪种触发器可用于移位寄存器：基本RS触发器、D触发器、JK触发器、T触发器、T触发器解：构成移位寄存器的触发器必须在时钟的控制下，实现数据“0”或“1”的移位，所以触发器必须是时钟触发器，且具有置“0”、置“1”的功能。所以，D触发器、JK触发器可用于移位寄存器。[12-2]用维持阻塞D触发器和与非门设计一个三位右移寄存器，用一控制信号X加以控制，当X=0时能串行输入新数据DI，当X=1时具有自循环功能。解：用FF0、FF1、FF2三个D触发器，当X=0时能串行输入新数据DI，当X=1时具有自循环功能，也就是在时钟作用下Q2的数据移入FF0，相当的移位寄存器的串行输入端构建一个2选一数据选择器。根据题意D0=，很容易画出如解图12-2所示的逻辑图。解图12-2[12-3]采用JK触发器实现一个四位右移移位寄存器。如果触发器没有端，该如何办？解：如果JK触发器有端，构成移位寄存器时，低一位的触发器的Q端接向相邻高一位触发器的J端；端接向K端。如果JK触发器没有端，低一位的触发器的Q端接向相邻高一位触发器的J端，同时通过一个反相器再接向K端。因为移位寄存器中触发器只需要具备置“0”和置“1”功能，根据JK触发器的真值表，在执行置“0”和置“1”功能时，J端和K端的状态是相反的。[12-4]在二进制异步计数器中，请将正确的进位端或借位端填入下表触发方式计数器类型加法计数器减法计数器上升沿触发由端引出进位由端引出借位下降沿触发由端引出进位由端引出借位解：题表12-4[12-5]分析题图12-5所示计数器电路。①画出状态转换图，指出是几进制计数器。②验证该计数器能否自启动，如果不能请修改电路，使之能自启动。题图12-5题12-5逻辑图解：电路由三个下降沿JKFF构成，均由同一个时钟CP触发。所以为同步计数器，其分析步骤如下：1．写出驱动方程，由图知2．列状态转换表先任意设电路Q3Q2Q1的某一状态为初始状态，可得到触发器输入端J、K的状态，在时钟CP的作用下，可得到一个新的状态；再以此设为电路的现态，求出其次态，直至得到电路所有可能出现的状态的次态。本例设Q3Q2Q1的初始状态为000，在CP的触发下，可得到解图12-5状态转换图其次态仍为000，再设初态为001，求得其次态，依次类推。如题表12-5所示。3．画状态转换图。4．该电路为五进制计数器。电路不能自启动，可用次态卡诺图的方法，修改000、001、010的次态使之进入正常时序，并兼顾驱动方程最简，可将000、001、010的次态变为100，画出次态卡诺图可得到J3新的驱动方程，即J3=1。而K3、、J2、K2、J1、K1的驱动方程不变，这样就可以自启动。新的状态转换图如解图12-5所示。题表12-5Q3Q2Q1J3K3J2K2J1K000000001000010000011100101110111011000101000101000111110101000011001011000010111010[12-6]已知时序电路如题图12-6所示，假设触发器的初始状态均为“0”①写出电路的状态方程和输出方程。②分别列出X=0和X=1两种情况下的状态转换表，说明其逻辑功能。③画出X=1时，在CP脉冲作用下的Q1、Q2和输出Z的波形。题图12-6题12-6逻辑图解：1．电路的状态方程和输出方程2．分别列出X=0和X=1两种情况下的状态转换表，见题表12-20所示。逻辑功能为当X=0时，为2位二进制减法计数器；当X=1时，为3进制减法计数器。3．X=1时，在CP脉冲作用下的Q1、Q2和输出Z的波形如解图12-6所示。题表12-6X=0X=1Q2Q1Q2Q1000011101001010000解图12-6[12-7]分析题图12-7中的电路，说明它们分别是多少进制计数器？并回答：若将图(a)中与非门G的输出改接至CR端，而令LD=H，电路变为几进制？图(b)是何种编码？(a)(b)(c)图12-7题12-7电路图解：图(a)，状态转换顺序[QDQCQBQA】=01234560，是7进制计数器；图(b)，[QDQCQBQA】=34567891011123，是10进制，余三码；图(c)，[QDQCQBQA】=67891011121314156，是10进制计数器；若将图(a)中与非门G的输出改接至CR端，而令LD=H，电路变为6进制。[12-8]中规模四位二进制同步加法计数器74LS161构成的电路如题图12-8所示。试列出其状态转换表，画出完整的状态转换图，说明它是几进制计数器？何种编码？题图12-8题12-8逻辑图解：状态顺序为[QDQCQBQA]，是BCD5421码。完整的状态转换图，见解图10-8。解图12-8完整的状态转换图[12-9]题图12-9为由集成异步计数器74LS90、74LS93构成的电路，试分别说明它们是多少进制的计数器。D触发器初态为“0”(b)(c)(d)(e)题图12-9题12-9逻辑图解：图(a)，状态转换顺序[QDQCQBQA】=0120，是3进制计数器；图(b)，[QDQCQBQA】=01230，是4进制；图(c)，[QDQCQBQA】=01234560，是7进制计数器；图(d)，[QDQCQBQA】=012345678910110，是12进制计数器；图(e)，是37进制计数器。[12-10]题图12-10所示为一个可变进制计数器。其中74LS138为3线/8线译码器，当S1=1且时，它进行译码操作，即当A2A1A0从000到111变化时，依次被选中而输出低电平。74LS153为四选一数据选择器。试问当MN题图12-10题12-10逻辑图解：4个JK触发器构成二进制加法计数器，当计数到[Q4Q3Q2Q1】=10000时，74LS138满足使能条件，对[Q3Q2Q1】的状态进行译码，译码器的输出Y经过4选1数据选择器74LS153，在[MN】的控制下，被选中的Y信号，以低电平的形式对计数器清零。不同的[MN】即可改变图10-16所示电路的计数进制，具体见下表。MN进制00八01九10十四11十五[12-11]电路如题图12-11所示，74LS085为比较器，当A=B时，P(A=B)=1，否则P(A=B)=0试问：①简述电路的工作原理。②当[I4I3I2I1]=1001时，电路中从Q4Q3Q2Q1输出构成几进制计数器？题图12-11