王海光数字电子技术基础-第6章-半导体存储器件

第6章半导体存储器闽南师范大学物理与信息工程学院第6章半导体存储器本章讨论的主要问题ROM具有怎样的电路结构？如何实现信息的存储？RAM具有怎样的电路结构？如何实现信息的存储？如何对存储器进行字扩展、位扩展？为什么可用ROM实现组合逻辑函数？概述半导体存储器是一种用于存储大量二值信息〔数据〕的半导体器件，它以半导体材料为介质，与采用磁介质或光学介质的存储器相比，具有体积小、存储密度大、可靠性高、价格低、外围电路简单等特点，广泛用于计算机或其它数字电子系统存放程序、数据等信息。为解决半导体存储器存储的信息量大与器件的外围引脚数很有限的矛盾，须对巨大的存储空间划片编址，只有被地址选中的存储空间中的信息才能与芯片外围引脚取得联系，实现信息的读出或写入。因此半导体存储器的电路结构与前一章介绍的存放器不同，不仅需要一个能存储大量信息的存储矩阵，还需要一个能根据输入地址找到对应存储空间的地址译码器。3第6章半导体存储器由于半导体存储器的作用就是存储大量信息，因此它能存储多少信息是个特别重要的性能指标，衡量这个指标的参数是存储容量，它描述了存储器能存储二值信息总量的多少。由于半导体存储器存储数据的最小单位是一个二进制位〔bit，简写为b〕，8个位构成一个字节〔Byte，简写为B〕，故对于一个8K×8b的存储器，其存储容量可表示为8KB或65536b〔8×1024×8b〕。由于存储器存取信息的快慢，会影响电路系统的工作速度，因此存取时间也是衡量半导体存储器性能指标的一个重要参数，使用中应根据使用场合对存取时间的要求合理选用存储器。4第6章半导体存储器半导体存储器种类很多，根据它在工作中能否便于快速存入信息，有只读存储器〔ReadOnlyMemory，ROM〕和随机存取存储器〔RandomAccessMemory，RAM〕之分。只读存储器ROM在正常工作中只用于读取信息而不进行写〔存入〕信息的操作，但具有存储容量易于做大，且存储的信息不因断电而丧失的优点。随机存取存储器RAM那么允许在正常工作中随时快速读写信息，但存储容量不易做大，且存在断电会丧失存储信息的缺乏。因此它们各有所长，在构建存储系统时应注意扬长避短、合理搭配，用好各种不同的存储器。5第6章半导体存储器6.1只读存储器ROM6.1.1ROM的工作原理为便于存储大量信息、便于与系统总线挂接，ROM通常包含地址译码器、存储矩阵和输出缓冲器，其根本结构如图6.1.1所示。图中存储矩阵是ROM的主体，由大量的根本存储单元以阵列形式排列构成。根本存储单元由跨接字线、位线交叉点的二极管或三极管或场效应管构成，每个根本存储单元可存储1位二值代码〔0或1〕。由假设干个根本存储单元构成一个存储单元〔即一个字〕，每个根本存储单元构成一个字中的一个位〔bit〕。6.1.1ROM的工作原理地址译码器根据输入的地址码译出高电平给相应的字线，把该字线所指定存储单元的各位信息送到输出缓冲器。输出缓冲器在三态控制信号作用下，实现数据输出端口的三态控制，不仅便于与系统总线挂接，还能提高存储器的带负载能力和调整输出逻辑电平值。下面我们以一个具有2位地址输入和4位数据输出的ROM模型为例，分析其工作原理。图6.1.2所示是一个具有2位地址输入和4位数据输出的二级管ROM。不难看出，其地址译码器由4个二输入与门构成，其输出信号的逻辑表达式为：存储矩阵由4个或门构成，其输出信号的逻辑表达式为：6.1.1ROM的工作原理由上述表达式可得输出d3、d2、d1、d0与输入A1、A0之间关系真值表如表6.1.1所示。A1A0d3d2d1d0000111011101100100111011假设以输入变量A1、A0为地址变量，以输出变量d3、d2、d1、d0为存储于某地址空间中的数据，那么表6.1.1告诉我们：在00地址空间中存储的数据是0111；在01地址空间中存储的数据是1101；在10地址空间中存储的数据是0100；在00地址空间中存储的数据是1011。表6.1.1d3、d2、d1、d0与A1、A0关系真值表6.1.1ROM的工作原理比较表6.1.1和图6.1.2，不难发现：当存储矩阵中每个字线与位线的交叉点中接有二极管时相当于存储了1的信息，没接二极管时相当于存储了0的信息。6.1.1ROM的工作原理在实际应用中，交叉点处连接的也可以是三极管或场效应管。由于MOS管制作工艺简单，功耗低，便于提高集成度，已被广泛使用。图6.1.3所示的是跟图6.1.2的存储矩阵对应，但采用MOS管的ROM。6.1.1ROM的工作原理在图6.1.2所示的例子中，只有2根地址输入线，地址译码器需用到22=4个2输入与门，对应给出4根字线，分别选中4个存储单元中的一个。图中每个存储单元含4个位，总容量为4×22b=16b。假设存储器容量大一些，比方8Kb，假设每个存储单元有8位〔即有8根位输出线〕，那么8Kb=8×210b需要10根地址输入线，地址译码器将需要210=1024个10输入与门，对应给出1024根字线。显然地址译码电路的结构将因地址线数的增加变得十分复杂。6.1.1ROM的工作原理图6.1.4所示即是一个含10根地址输入线的双译码器示意图。该译码器将10根地址输入线均分为两组，分别接行、列地址译码器，只有同时被行、列地址译码器选中的单元才是选中的存储单元。由于图6.1.4中每个地址译码器只分到5根地址输入线，故只需用25=32个5输入与门，对应给出32根字线，因此该双译码器总共只需用到2×32=64个5输入与门，给出64根字线，因此其硬件开销要比采用单译码器少很多，而且随着容量的不断加大，省下的硬件资源将非常可观。

为此，大容量存储器不采用这种只有一个地址译码器的单译码器，而是采用带有两个地址译码器的的双译码器。6.1.1ROM的工作原理6.1.2可编程存储单元上述ROM中存储的数据是由工厂根据用户的要求，采用掩模工艺“固化〞在芯片中的，出厂后用户无法自行修改，这种不可编程的掩模ROM只适用于大量使用的定型产品中。为满足产品研发过程中修改存储信息的需要，人们还设计生产了可编程ROM，它与掩模ROM的不同之处主要在于采用了可通过编程改变字线与位线交叉点电连接关系的根本存储单元。6.1.2可编程存储单元一、一次可编程存储单元

PROM的可编程存储单元有熔丝型和反熔丝型两种，图6.1.5给出了一种熔丝型可编程存储单元结构原理示意图。PROM总体结构与掩模ROM一样，只不过熔丝型PROM在出厂前已在存储矩阵的所有字线位线交叉点上都连接了熔丝型可编程存储单元，且所有的熔丝都是通的〔相当于在所有根本存储单元中都存储了“1〞〕。编程时，用比正常工作电流大得多的脉冲电流，将要存入“0〞的根本存储单元中的熔丝烧断即可。由于熔丝型PROM中的熔丝元件要求熔丝周围要留出较大的空间，不利于提高芯片集成度。一次可编程存储单元只允许用户对其表示的信息改写〔编程〕一次，所构成的存储器被称为PROM〔ProgrammableReadOnlyMemory〕。6.1.2可编程存储单元一、一次可编程存储单元

后来出现的反熔丝元件那么无此缺陷，它是通过击穿介质到达连通线路的目的。图6.1.6为反熔丝元件结构示意图。产品出厂时存储矩阵所有字线位线交叉点上的反熔丝元件中的绝缘介质层都完好无损，上下导电层彼此绝缘。当加上编程电压后，绝缘介质将被永久性击穿而使上下导电层接通。由于熔丝、反熔丝元件的工作状态不可逆，PROM的内容一经写入，就无法修改，属一次性可编程器件〔OTP，OneTimeProgrammable〕，适用于用量不太大的定型设计产品中。6.1.2可编程存储单元二、屡次可编程存储单元图6.1.7所示是浮栅MO管的结构原理示意图。它实际上是一个N沟道增强型的MOS管，但有两个重叠、彼此绝缘的栅极：控制栅Gc和浮栅Gf。其中控制栅Gc作为传统场效应管的栅极与外部电路相连，而浮栅Gf那么可根据编程的需要用于长期保存注入的电荷。对于未向浮栅Gf注入电荷的浮栅MOS管，浮栅Gf不起作用，因而管子正常工作时的表现与普通N沟道增强型MOS管一样：当栅极〔控制栅Gc〕加正常的逻辑高电平时，因导电沟道开启而使管子处于导通状态，否那么截止。而经编程已向浮栅Gf注入负电荷的浮栅MOS管，会因带负电浮栅产生的电场的作用，使管子的开启电压明显提高，导致正常工作时始终无法开启导电沟道而处于截止状态，如同熔丝断开一样。为使“断开的熔丝重新连上〞，只需将浮栅Gf保存的电荷释放掉即可，故采用浮栅MOS管“取代〞熔丝的ROM，可屡次修改存储的信息。实际使用产品中的浮栅MOS管有三种：叠栅注入MOS管〔SIMOS管，Stacked-gateInjuctionMetalOxideSemiconductor〕、浮栅隧道氧化层MOS管〔Flotox管，FloatinggateTunnelOxide〕和快闪叠栅MOS管。它们为浮栅注入或泄放电荷的机理、手段各不相同。1．叠栅注入MOS管叠栅注入MOS管结构如图6.1.8所示。当漏-源间加上较高的编程电压时，将发生雪崩击穿。此时假设在控制栅Gc上加有高压脉冲，那么在控制栅电场作用下，一些因雪崩击穿产生的高速电子，会穿越SiO2绝缘层被浮栅Gf俘获，形成注入电荷。由于浮栅被SiO2绝缘层包围，注入电荷能长久保存下来。假设想将注入电荷泄放掉，需用紫外线或X射线照射SIMOS管栅极周围，为浮栅俘获的电荷提供能量，并使包围浮栅的SiO2绝缘层产生电子-空穴对，为浮栅提供放电通道，从而将编程生成的数据擦除。这种芯片的外壳上开有便于紫外线照射用的石英窗，对于写好数据的芯片须用不透光的胶带将其遮蔽，以防数据丧失。6.1.2可编程存储单元2．浮栅隧道氧化层MOS管当控制电压使得隧道区内的电场强度大到一定程度时，会产生连通漏区和浮栅的隧道效应。通过改变加到控制栅和漏极编程电压的极性，就可方便实现对浮栅的注入或泄放电荷。由于电荷的注入和释放都要经过隧道区，为保护脆弱的隧道区，由Flotox管构成的根本存储单元中还须附加了一个选通管，使芯片集成度的提高受到影响。浮栅隧道氧化层MOS管如图6.1.9所示。与SIMOS管不同之处在于其浮栅与漏区之间有一个SiO2绝缘层极薄、面积非常小的隧道区。6.1.2可编程存储单元3．快闪叠栅MOS管快闪叠栅MOS管如图6.1.10所示。与SIMOS管不同之处在于其浮栅与衬底间SiO2绝缘层的厚度比SIMOS管薄很多，且浮栅与源区重叠局部的面积非常小，从而形成了一个类似Flotox管的隧道区。该管为浮栅注入电荷的方式与SIMOS管类似：在漏-源间加上较高的编程电压，同时在控制栅Gc上加有正脉冲，使局部雪崩击穿产生的高速电子穿越SiO2绝缘层注入浮栅。为浮栅泄放电荷那么利用与Flotox管类似的隧道效应来实现。由于隧道区仅供释放电荷使用，负荷强度远比浮栅隧道氧化层MOS管的隧道区低，故无须附加选通保护管，可由单管构成一个根本存储单元，集成度明显提高。6.1.2可编程存储单元以不同的浮栅MOS管作为可编程单元构成的屡次可编程ROM的性能特点各不相同，名称也各不相同。采用SIMOS管的ROM称为EPROM；采用Flotox管的ROM称为E2PROM；采用快闪叠栅MOS管的ROM称为快闪存储器〔FlashMemory，闪存〕。由于EPROM器件的编程〔写入信息〕和擦除操作须用专门的的编程器和擦除器完成，且擦除时只能整体擦除，使用上不仅麻烦，且局限性很大。而采用电擦除的E2PROM器件，使用上灵活方便，应用更加广阔。比方我们日常生活中广泛使用的IC卡就不能用EPROM，而能用E2PROM。由于闪存不仅使用上和E2PROM一样方便，还具有集成度比E2PROM高的优势，因此产品容量大且本钱低，一面世就引起普遍关注，应用推广很快。如今普及使用的“优盘〞〔也称U盘〕、数码相机、MP3、、平板电脑等数码产品都早已成了闪存的用武之地。6.1.2可编程存储单元需要说明的是，对于上述采用屡次可编程存储单元的ROM，虽然也具有了写入功能，但是在写入信息时须改变存储单元的介质结构，不仅带来器件的物理损伤，导致写入次数有限，而且写入信息耗时较长，无法满足系统高速运行的需求，因此在系统运行中只用于从中读取信息，把它作为只读存储器使用。由于这种器件在写入信息造成介质变化时带来的影响不因掉电而消失，因此断电后存储的信息不会丧失，这在某些使用场合特别重要，成了ROM当仁不让的用武之地。6.1.2可编程存储单元6.1.3ROM的应用举例在图6.1.2的分析中我们知道：ROM的地址译码器是由一些与门构成的与阵列，输出了由输入地址变量构成的全部最小项；存储矩阵是由一些或门构成的或阵列，每个位输出端输出的是由假设干个最小项相或的逻辑值。由于任何组合逻辑函数总能表达成标准与或式，所以理论上可用ROM实现任何组合逻辑函数。由于实际使用中的ROM的容量有限，因此需注意在选取ROM时，应确保ROM的地址变量数不少于要实现函数的逻辑变量数。由于实现的每个逻辑函数都要占用掉ROM的一个位输出端，因此用具有n位地址输入端、m位数据输出端的ROM，最多只可实现m个组合逻辑函数，且每个逻辑函数涉及的逻辑变量数不大于n个。

6.1.3ROM的应用举例为简明起见，大规模可编程逻辑图中的门电路常使用图6.1.11所示的简化画法。图中“·〞表示固定连接，“×〞表示编程连接。图(a)和图(b)分别表示多输入端的与门和或门，图(c)表示带互补输出的缓冲器。6.1.3ROM的应用举例【例6.1】试用PROM实现以下逻辑函数：解：将待实现的函数F1~F4转化成标准与或式如下：

由于以上逻辑函数涉及到的逻辑变量个数最多只有4个，且总共只需实现4个逻辑函数，所以只需单片具有4位地址输入、4位数据输出的PROM即可。将A、B、C、D四个输入逻辑变量分别接到地址输入端A3、A2、A1、A0，再根据以上标准与或式对或阵列编程，即可在PROM的数据输出端D3、D2、D1、D0得到待实现的函数F1、F2、F3、F4。实现的逻辑阵列图如图6.1.12所示。对在数字系统中经常要进行的数学或逻辑运算，假设事先将函数变量接至ROM的地址输入端，并将函数变量在检测范围内取值对应的函数值列表写入ROM的存储矩阵，就能在系统的运行过程中，随时根据函数变量取值的变化，从ROM的数据输出端得到相应的函数值，比采用通用电路运算要快得多，因而成为电子工程师们乐于采用的一种常用手段。6.1.3ROM的应用举例【例6.2】设x是0～15的整数，试用PROM实现y=x2的函数运算电路。

解：〔1〕设置输入输出变量由于x是整数且0≤x≤15，需用4位二进制数表示，设为x=X3X2X1X0。根据y=x2可求得y的最大值是152=225，需用8位二进制数表示，设为y=Y7Y6Y5Y4Y3Y2Y1Y0。6.1.3ROM的应用举例〔2〕依题意计算列出对应的真值表如表6.1所示。输入变量输出函数十进制数二进制数十进制数二进制数xX3X2X1X0y=x2Y7Y6Y5Y4Y3Y2Y1Y000000000000000100011000000012001040000010030011900001001401001600010000501012500011001601103600100100701114900110001810006401000000910018101010001101010100011001001110111210111100112110014410010000131101169101010011411101961100010015111122511100001〔3〕由真值表6.1列出输出的标准与或式如下：6.1.3ROM的应用举例Y7=∑m(12,13,14,15)；Y6=∑m(8,9,10,11,14,15)；Y5=∑m(6,7,10,11,13,15)；Y4=∑m(4,5,7,9,11,12)；Y3=∑m(3,5,11,13)；Y2=∑m(2,6,10,14)；Y1=0；Y0=∑m(1,3,5,7,9,11,13,15)；〔4〕选择PROM，得实现的阵列图如图6.1.13所示。6.1.3ROM的应用举例由以上例子我们看到，ROM可方便实现各种组合电路，因此假设在芯片中再添加适量的存储单元，那么可用来构成各种时序电路。基于这种思想，出现了下一章将介绍的可编程逻辑器件。由于ROM的地址译码器是个固定的、不可编程的全译码器，与阵列须生成了所有最小项，而要实现的逻辑函数仅用到其中的几个，造成芯片硬件资源的浪费。因此，可编程逻辑器件采用的是可编程的与阵列，便于根据需要只生成必要的与项〔还未必是最小项〕，沉着应对当前设计对象功能纷繁复杂，所需芯片硬件资源急剧加大的局势。6.1.3ROM的应用举例图中为片选信号，当时RAM被选中，可正常工作，否那么所有I/O引脚均处于高阻态，与外围电路隔离开。为读写控制信号，当时可进行写〔存入〕信息操作，否那么进行读操作。6.2随机存储器RAM跟ROM以结构方式记忆信息不同，RAM是以电路状态的不同来保存信息的，因此其根本存储单元与ROM的不同，而且断电会造成存储信息丧失。由于电路状态的变化很快，且不造成器件的物理损伤，所以RAM可在系统运行中无限次快速修改存储的信息。为便于信息的写入，RAM在结构上必须要有一个专门管理输入输出信息通道的读写控制电路，其结构示意图如图6.2.1所示。6.2随机存储器RAM按制造工艺的不同，RAM可分为双极型RAM和场效应管RAM。由于场效应管RAM的集成度高，功耗低，容量大，成了通常情况下的首选对象。而双极型RAM虽然存储速度高，但因功耗大，集成度低，仅用在少数对速度要求特别苛刻的场合，鉴于篇幅，不予介绍，有兴趣的读者可参考有关资料。根据根本存储单元存储机理的不同，场效应管RAM有静态RAM〔SRAM，StaticRandomAccessMemory〕和动态RAM〔DRAM,DynamicRandomAccessMemory〕之分。他们都有读写方便，灵活耐用，但断电信息易失的特点。由于RAM是以电路状态的不同来保存信息的，故其根本存储单元与ROM的不同。为简明起见，现以一简化的逻辑结构图6.2.2说明SRAM根本存储单元的工作原理。6.2.1SRAM图6.2.2展示了SRAM中一个根本存储单元与周边电路的逻辑关系。非门G1、G2交叉耦合成一个锁存器，它与门控管T1、T2构成了SRAM的一个根本存储单元。要存入〔即写入〕信息时，读写控制信号，接通写缓冲器G4，断开读〔输出〕缓冲器G5。此时假设选中该根本存储单元，那么与该根本存储单元相连的地址译码输出字线输出高电平，开通门控管T1、T2，从I/O写入的信息〔设为1〕以互补形式加到端〔〕。要取出〔即读出〕信息时，读写控制信号，接通读缓冲器G5，断开写缓冲器G4，锁存器Q端信号经开通的门控管T1和读缓冲器G5送至I/O端。

6.2.1SRAM由于SRAM靠锁存器的记忆功能保存信息，因此断电信息就会丢失。由于写入存储信息只是对锁存器的置0或置1操作，耗时很短，可在系统运行中随机进行，且因该操作不带来芯片的物理损伤，因此具有产品耐用的优点。6.2.2DRAMDRAM根本存储单元的核心是一个电容器，以电容器存储电荷的方式来保存信息〔假设以电容因充电呈高电平代表存储了1信息，那么失电呈低电平就代表存储了0信息。〕。由于电路中难免存在漏电流，电容器所存电荷不断减少，会导致存储的信息丧失，故须定期为电容器补充电荷〔业内称之刷新或再生〕。为简明起见，现以一简化的逻辑结构图6.2.3说明DRAM根本存储单元的工作原理。6.2.2DRAM图6.2.3展示了DRAM中一个根本存储单元与周边电路的逻辑关系。N沟道增强型MOS管T与电容C构成了DRAM的一个根本存储单元，其中MOS管T作为门控管起开关的作用。当地址经译码选中该根本存储单元时，与它相连的字线呈高电平，开通门控管T，C与位线连通，反之断开。写入信息时，读写控制信号，接通输入缓冲器G1，