一种改善ofdm信号峰均比性能的低复杂度部分传输序列方法

一种改善ofdm信号峰均比性能的低复杂度部分传输序列方法

正交频分复杂组（ifd）具有频带利用率高、抗多径衰减能力强等优点，引起人们的关注和广泛应用。但是，ofd信号由多个子频道的信号重叠而成，因此它们可以具有更高的峰峰比（papr）。如果pamp幅度较大的信号通过功率放大器，则容易生成非线性失真、信号失真和系统性能恶化。因此，研究人员提出了几种减少sd信号的技术，这些技术主要包括直接切割法、重复切割和滤波技术、压缩扩展技术、编码技术、选择映射方法（slm）和部分传输序列方法（pts）。PTS方法是一种无失真的相位优化技术,能有效地降低OFDM信号的PAPR.但是,PTS方法需要执行多个IFFT操作和相位因子的搜索,此方法具有较高的计算复杂度.为了降低其复杂度,文献采用迭代的方法搜索相位因子,这样使得相位因子的搜索次数和搜索时间减少,但是PAPR性能受到损失,并且仍然需要多个IFFT操作.文献将IFFT的中间信号分成若干子数据块,多个IFFT操作只用在被分割之后的部分,此方法的性能和复杂度依赖被分割的位置,为了获得较好的PAPR性能,硬件复杂度仍然很高.文献中提出的AOPTS方法,仅奇数子数据块采用相位因子优化,而偶数子数据块保持不变,此方法降低计算复杂度的同时也损失了PAPR性能.文献利用峰均比的门限值计算相位因子的范围从而减少相位因子的搜索空间,但是此方法中上三角矩阵的计算复杂度太高.研究降低OFDM系统PAPR方法的硬件结构优化的文献目前较少.PTS方法的子载波分割方案包括交织分割、相邻分割和随机分割.3种分割方案中,由于交织分割的数据具有一定的规律,其硬件实现的复杂度最低.笔者采用交织分割PTS方法,通过分析全局搜索相位因子向量所产生的备选信号的特点,在不损失PAPR性能的前提下减少相位因子的搜索空间和时间,并且对交织分割PTS方法的硬件结构进行优化,从而减少硬件消耗.1papr的cdfxn方法假定OFDM系统有N个子载波,发送的频域数据为Xk,k=0,1,…,N-1,其时域信号可以表示为xn=1ΝΝ-1∑k=0XkW-nkΝ‚n=0‚1,⋯‚Ν-1,其中WnkN=exp(-j2πnk/N).OFDM信号的PAPR表示为ΡAΡR[xn]=max0≤n＜Ν|xn|2/E[|xn|2].(1)其中E[·]表示数学期望.通常用互补累计分布函数(CCDF)来描述PAPR的性能,PAPR的CCDF可表示为CCDF(PAPR(xn))=Pr(PAPR(xn)>PAPR0),即信号xn的PAPR大于某一门限值PAPR0的概率.为降低xn的PAPR,PTS方法将频域序列X分割成V个子数据块,X(v)=[X(v)0,X(v)1,…,X(v)Ν-1]T,其中v=1,2,…,V,每个子数据块中仅存在N/V个信号点,而其余元素均为0.对于交织分割PTS方法,每个子数据块的元素可表示为X(v)k={XuV+v-1,k=uV+v-1,0,其他,(2)其中u=0,1,…,N/V-1,对每个子数据块进行N点的IFFT操作,得到V个序列x(v).引入相位因子集合Φ={exp(jϕ1),…,exp(jϕw),…,exp(jϕW)},ϕw∈[0,2π],然后将V个序列x(v)与相位因子向量bm=[b(1)m,b(2)m,…,b(V)m]T结合,得到备选信号xm=[xm‚0‚xm‚1‚⋯‚xm‚Ν-1]Τ=[x(1)‚x(2)‚⋯‚x(V)]bm,(3)这里相位因子b(v)m∈Φ,m=1,2,…,M,M是备选信号的个数.比较所有备选信号的PAPR,选择PAPR最小的备选信号,将其发送给接收端.此方法的计算复杂度主要考虑V个IFFT的计算,相位因子的结合,每个备选信号的PAPR的计算,以及所有备选信号的PAPR的比较.2低复杂交织法的pts方法2.1相位因子向量的计算对于PTS方法,由于全局搜索需要计算WV-1个备选信号,其计算量较大,这里W为相位因子集合中元素的个数.为了减少计算复杂度,需要优化相位因子.这里在不损失PAPR性能的前提下,减小PTS方法的相位因子搜索范围,从而缩短相位因子搜索时间.通过分析交织分割PTS方法中所产生的备选信号的关系,可以得出某些相位因子向量产生的备选信号具有相同的PAPR.对V=4,W=4,相位因子集合{1,-1,j,-j},用全局搜索的方法,需要计算WV-1=64个备选信号.而用其中一个相位因子向量[b(1),b(2),b(3),b(4)]作为初始向量,构造出另外3个相位因子向量,每个向量中的元素分别表示为W-(v-1)4bv,W-2(v-1)4bv和W-3(v-1)4bv,v=1,2,3,4.例如,对初始向量可以构造出其他3个向量[1,j,-1,-j],[1,-1,1,-1],[1,-j,-1,j].由初始向量所产生的备选信号为初始备选信号,由所构造的相位因子向量所产生的备选信号只是初始备选信号的循环移位,其PAPR是相同的.因此,对全局搜索的64个相位因子向量,只有16个相位因子向量所产生的备选信号的PAPR是不同的,这16个相位因子向量分别是:,[1,1,1,-1],[1,1,1,j],[1,1,1,-j],[1,1,-1,1],[1,1,-1,-1],[1,1,-1,j],[1,1,-1,-j],[1,1,j,1],[1,1,j,-1],[1,1,j,j],[1,1,j,-j],[1,1,-j,1],[1,1,-j,-1],[1,1,-j,j],[1,1,-j,-j].因此只需计算这16个相位因子向量所产生的备选信号及其PAPR,从中找出PAPR最低的备选信号,将其发送给接收端,从而减小了相位因子搜索范围.2.2确定参数下的泛化项目设计PTS方法将频域数据分成V个子数据块,为了使处理时间较短,一般情况下,需要V个完整的IFFT处理单元并行计算,这样硬件消耗较高.而采用交织分割PTS方法,由于其数据分割的规律性,可以减少硬件消耗,具体过程叙述如下.对N=128,V=4,W=4,将频域序列X=[X0,…,X127]T分成4个子数据块,即X(v)=[X(v)0,…,X(v)127]T,v=1,2,3,4,如果用4个IFFT处理单元并行计算,这样硬件消耗较高,如果用1个IFFT处理单元分时计算4个子数据块,这样处理速度较慢.根据文献中分组的概念,能够既保证4个子数据块并行计算,又能减少硬件消耗.将4个频域序列X(v)分成32个组,如图1所示.每组包括4个数据序列X(1),X(2),X(3)和X(4)中的元素,在同一组中每个数据序列有相同的IFFT索引,用组为单元代替IFFT索引作为IFFT的基本操作单元,因此多个数据序列的IFFT操作可以看作是单个输入数据序列操作的复制.因为每个数据序列在各自的时间周期里处理,因此4个数据序列所需的IFFT处理时间为单个数据序列的4倍.通过重新排列频域数据序列,能够减少处理时间.观察4个子数据块X(1)=[X0‚0‚0‚0‚X4‚⋯‚X4u‚⋯‚X124‚0‚0‚0]Τ‚X(2)=[0‚X1‚0‚0‚0‚X5‚⋯‚X4u+1‚⋯‚X125‚0‚0]Τ,X(3)=[0‚0‚X2‚0‚0‚0‚X6‚⋯‚X4u+2‚⋯‚X126‚0]Τ‚X(4)=[0‚0‚0‚X2‚0‚0‚0‚X7‚⋯‚X4u+3‚⋯‚X127]Τ.发现子数据块X(v)仅仅在第v路中存在信号点,而其他路径都用0填充,如图2所示.因此,在每一组中,4个数据序列X(1),X(2),X(3)和X(4)能够在各自的路径里同时处理,因此这里设计一个4路径的结构去处理4个数据序列.提出的结构包括串并转换模块,IFFT模块和优化模块,如图3所示.串并转换模块将串行数据序列X处理成4路并行数据序列X(1),X(2),X(3)和X(4),使其满足IFFT模块的输入数据要求,IFFT模块实现4个数据序列X(1),X(2),X(3)和X(4)的IFFT计算,优化模块实现相位因子结合及比较备选信号以确定PAPR最低的信号x.2.2.1fft单元的设计由于OFDM系统发送数据需要IFFT操作,而接收数据需要FFT操作,因此在电路设计中可以考虑FFT单元复用.发送数据采用的IFFT模块由1个FFT单元、2个共轭单元和1个除法单元实现,而接收数据时直接采用FFT单元.由于除法单元的除数N是2的整数次幂,用移位电路即可实现.FFT单元采用Pipeline结构,结合延迟反馈和多路径结构的特点,采用基2/4/8算法,用常数乘法器代替复数乘法器,从而可以减少硬件消耗.FFT单元包括3个子模块,即子模块Ⅰ,子模块Ⅱ和子模块Ⅲ.子模块Ⅰ实现第1级的基2FFT算法,子模块Ⅱ实现第2级的基2/4/8FFT算法,子模块Ⅲ实现第3级的基2/4/8FFT算法.(1)基于路径的常数乘法器ls128点FFT的第1级完成64个基2蝶形运算,参见文献中图3的信号流图,蝶形运算之后产生128点数据,其中上面64点数据不需要乘旋转因子,而下面64点数据需要乘旋转因子,所乘旋转因子依次为W0128,W1128,…,W63128.文中4个数据路径所乘的旋转因子按时间先后顺序分别为路径1W0128‚W4128‚W8128‚W12128‚W16128‚W20128‚W24128‚W28128‚W32128‚W36128‚W40128‚W44128‚W48128‚W52128‚W56128‚W60128,路径2W1128‚W5128‚W9128‚W13128‚W17128‚W21128‚W25128‚W29128‚W33128‚W37128‚W41128‚W45128‚W49128‚W53128‚W57128‚W61128,路径3W2128‚W6128‚W10128‚W14128‚W18128‚W22128‚W26128‚W30128‚W34128‚W38128‚W42128‚W46128‚W50128‚W54128‚W58128‚W62128,路径4W3128‚W7128‚W11128‚W15128‚W19128‚W23128‚W27128‚W31128‚W35128‚W39128‚W43128‚W47128‚W51128‚W55128‚W59128‚W63128.通常,对于4个并行路径的FFT处理,需要4个复数乘法器和4个ROM存储旋转因子.为了减少硬件消耗,文献将4个路径所需旋转因子的乘法操作重新分配时间,其中2个路径和另外2个路径分时乘旋转因子,从而仅需2个复数乘法器和2个ROM,即能完成旋转因子的乘法操作,减少了硬件消耗,并且处理时间没有受到影响.为了进一步减少硬件消耗,这里采用基于路径的常数乘法器代替复数乘法器,并且不需要ROM存储旋转因子,子模块Ⅰ的框图如图4所示.通过改变正负号,交换虚实部的操作,可以将所需的64个旋转因子用其中17个旋转因子Wp128表示,这里p=0,1,…,16,其中W0128为1,不需要乘法.与64个旋转因子的乘法可以用前面17个旋转因子所对应的常数乘法p表示.4个路径所需的常数乘法按时间先后顺序如表1所示.这里采用的基于路径的常数乘法器和文献中pool-based常数乘法器都是利用移位操作来实现乘法运算.而不同的是pool-based常数乘法器是采用多个完整的常数乘法器,即每个常数乘法器(乘数和被乘数都是复数)由若干个移位器和加法器构成完整的常数乘法器.每个数据路径需要乘某个旋转因子时,用选择器选择相应的完整的常数乘法器.按照这种方法,子模块Ⅰ将需要16个完整的常数乘法器、1个4-16多路选择器和1个16-4的多路选择器,常数乘法器的利用率只有4/16.基于路径的常数乘法器不需要多个完整的常数乘法器,而是将每个路径中所需的常数乘法所对应的所有移位器放在一起,每个数据路径用一个加法器组.当输入数据需要乘以某个数时,选择器选择所需常数乘法的移位器,输入数据经多次移位后,将移位的数据相加即可得到乘法的结果.此方案主要减少了加法器和选择器的硬件消耗,移位器电路可用连线实现,硬件消耗较低.子模块Ⅰ中,同一时刻只有2个路径需要乘旋转因子,根据各路径需要的常数乘法的特点,将路径1和路径3结合,而路径2和路径4结合.路径1和路径3所需的常数乘法为2,4,6,8,10,12,14,16,而路径2和路径4所需的常数乘法为1,3,5,7,9,11,13,15.基于路径的常数乘法器如图4所示,图中常数乘法p实部/虚部的移位表示要实现输入数据与旋转因子的实部/虚部相乘所需的移位器,每个数字对应一个常数乘法所需的移位器.(2)路径2:路径3,4,5,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,7,子模块Ⅱ实现3步基2/4/8算法.对每个数据路径,第1步和第2步蝶形单元产生的数据乘以一个旋转因子,-j,W18或W38.与-j的乘法采用交换虚实部和改变正负号实现,与W18和W38的乘法用加法和移位实现,这样可以避免采用复数乘法器,减少硬件消耗.4个数据路径的第3步蝶形单元产生的数据所乘的旋转因子按时间先后顺序分别为路径1W064‚W064‚W0×464‚W4×464‚W0×264‚W4×264‚W0×664‚W4×664‚W0×164‚W4×164‚W0×564‚W4×564‚W0×364‚W4×364‚W0×764‚W4×764,路径2W064‚W064‚W1×464‚W5×464‚W1×264‚W5×264‚W1×664‚W5×664‚W1×164‚W5×164‚W1×564‚W5×564‚W1×364‚W5×364‚W1×764‚W5×764,路径3W064‚W064‚W2×464‚W6×464‚W2×264‚W6×264‚W2×664‚W6×664‚W2×164‚W6×164‚W2×564‚W6×564‚W2×364‚W6×364‚W2×764‚W6×764,路径4W064‚W064‚W3×464‚W7×464‚W3×264‚W7×264‚W3×664‚W7×664‚W3×164‚W7×164‚W3×564‚W7×564‚W3×364‚W7×364‚W3×764‚W7×764.对于4个数据路径,子模块Ⅱ的第3步需要4个复数乘法器.为了减少硬件消耗,文献采用一个pool-based常数乘法器.此方法将需要9个完整的常数乘法器、1个4-9选择器和1个9-4的选择器,常数乘法器的利用率只用4/9.在文中,为了进一步减少硬件消耗,子模块Ⅱ的第3步也采用类似子模块Ⅰ中的基于路径的常数乘法器.此方案不需要9个完整的常数乘法器,而是将每个路径所需的常数乘法所对应的所有移位器放在一起,每个数据路径用一个加法器组,这样节约了加法器和选择器的硬件消耗.路径1需要的常数乘法是4,8,路径2需要的常数乘法是1,2,3,4,5,6,7,路径3需要的常数乘法是2,4,6,8,路径4需要的常数乘法是1,2,3,4,5,6,7.(3)优化模块的实现因为在子模块Ⅲ中,X(v)在路径v中的数据与其他路径的数据结合产生出x(v),其他路径的输入数据均为0,采用3步的基2/4/8算法,子模块Ⅲ的结构如图5所示.第1步和第2步蝶形单元产生的输出数据在输入到下一级之前乘以一个旋转因子,-j,W18或W38,与子模块Ⅱ相似,旋转因子的乘法不需要采用复数乘法器.第3步蝶形单元计算的数据被串行化,输入到优化模块.由图可知,第2步有4个蝶形单元及相关的复数乘法器已被删除,因为它们的输入输出数据都是0.而用虚线表示的蝶形单元的一个输入是0,这些单元仅仅通过改变正负号即可实现,从而进一步减少了硬件消耗.2.2.2动态优化模块设计优化模块实现相位因子的结合和比较备选信号以确定PAPR最低的信号,其中包括相位因子结合单元、加法单元、绝对值计算单元、最大值计算单元、最小值计算单元和存储单元.相位因子结合单元实现相位因子的结合,存储单元存储备选信号及相应的相位因子的序号、加法单元、绝对值计算单元、最大值计算单元和最小值计算单元分别计算其输入数据的和、绝对值、最大值和最小值.优化模块的框图如图6所示.当来自IFFT模块的输入数据有效时,相位因子结合单元开始产生相位因子,与此同时,产生的相位因子的序号被存储到存储单元,然后加法单元和相位因子结合单元共同完成备选信号的产生.接下来将备选信号同时送入绝对值计算单元和存储单元.为了确定具有最小PAPR的备选信号,必须计算每组备选信号的PAPR值.对每组频域序列X,其平均功率是一定的,因此只需要找到每组备选信号的最大绝对值,即峰值点.绝对值计算单元计算出每组备选信号的绝对值,当一组备选信号的最大绝对值被找到,最大值计算单元将此最大值发送给最小值计算单元,并且相位因子结合单元产生下一组相位因子,最小值计算单元比较各组备选信号的峰值点,找出其最小值,最小峰值点所对应的备选信号即PAPR最小的备选信号.(1)相位因子选择由前面叙述可知,这里只需要计算16组备选信号,并且每个相位因子向量中的第1个和第2个元素都是1,第1路和第2路的输入数据不用与相位因子做乘法运算,直接送给加法单元,第3路和第4路输入数据被乘上一个相位因子1,-1,j或-j,通过交换虚实部和改变正负号可以实现与这几个相位因子的乘法.在第3路和第4路数据路径,各设计一个包括乘数为-1,j和-j的常数乘法器,用多路复用器选择.一个2bit的控制信号决定哪个乘法被选择.在第3路和第4路,每个数据路径需要2bit的控制信号,因此相位因子结合单元必须提供4bit的控制信号去选择乘法.由于16组相位因子向量的规律性,乘法器的选择只需要一个4bit的计数器就可以完成.在相位因子结合单元,设计一个11bit的计数器控制相位因子的选择,计数器的低7位记录信号点的个数,高4位控制相位因子的选择.当计数器第8位改变的时候,意味着一组备选信号计算完成,选择一次乘法因子.(2)信号实行混合式的组合绝对值计算单元计算其输入信号的绝对值,而输入信号是复数信号,包括实部和虚部,即x=a+bj,其绝对值为|x|=(a2+b2)1/2,此处只需计算a2+b2即可比较绝对值的大小.(3)单元储蓄存储单元包括两部分,左边的移位寄存器1和右边的移位寄存器2.开关控制数据从移位寄存器1向移位寄存器2的移动.(4)比较器的比较最大值计算单元包括一个比较器和一个寄存器.寄存器的初始值为0,比较器比较来自绝对值计算单元和寄存器中的数据,找到较大者,将其存入寄存器,当一组备选信号的所有值被比较,将获得的最大值送给最小值计算单元.(5)旋转因子给送信号最小值计算单元包括一个比较器和一个寄存器,比较器比较来自最大值计算单元和寄存器中的数据,找到较小者,将其存入寄存器.第1个输入数据直接被存入到寄存器中,后面的输入数据与寄存器中的数据比较.如果输入数据大于寄存器中的数据,寄存器和移位寄存器2中的数据保持不变,下一组备选信号和相位因子序号被写入移位寄存器1中.如果输入数据小于寄存器中的数据,则输入数据写入寄存器中,更新之前的值,下一组备选信号和相位因子序号写入移位寄存器1,并且移位寄存器1原来的数据移入到移位寄存器2中.对于一组频域序列,当16组备选信号的16个功率峰值中的最小值被找到,最小值计算单元触发相位因子结合单元停止产生相位因子,并且触发存储单元发送移位寄存器2中备选信号和相应的相位因子序号.计数器中高4位即为旋转因子序号,将其发送给接收端的目的是通知接收端哪个备选信号被发送以方便恢复出发送的原始信号.3组s用MATLAB7.1在配置为Pentium4CPU1.70GHz,256MB内存的计算机上对采用16个独立的相位因子向量和64个全局搜索的相位因子向量得出的OFDM信号的PAPR性能进行仿真分析.该仿真中,子载波数N=128,QPSK调制方式,采用10000个独立的OFDM符号,PAPR的性能采用CCDF进行描述.得到如下实验结果:采用64个相位因子向量计算10000个OFDM符号所需时间为193.117s,采用16个相位因子向量计算10000个OFDM符号所需时间为49.060s;其CCDF曲线如图7所示,由图可知,用16个相位因子向量和用64个相位因子向量得到的CCDF曲线重合,即PAPR性能相同.因此,只需计算16个相位因子向量所产生的备选信号及其PAPR,这样减少了相位因子向量的搜索空间和时间,从而在没有损失PAPR性能的前提下降低了计算复杂度.通过结构优化,IFFT模块和优化模块的硬件消耗被降低,叙述如下:(1)IFFT模块