多功能数字钟的设计安装调试

课程设计课程名称：多功能数字钟的设计、安装、调试学院：专业：姓名：学号：年级：任课教师：年月日目录摘要………………=2\*ROMANII1前言……………11.1设计背景………11.2设计内容………12设计方案………12.1方案及原理……………………12.2方案特点………22.3主要元件………23功能实现………23.1振荡电路………33.2分频电路………43.3计数电路………53.4译码及显示电路………………73.5校时电路………84电路的安装及调试……………85总结……………9参考文献…………9致谢………………10附录一：电路原理图……………11附录二：实际接线安装图………12附录三：芯片引脚及结构图……13多功能数字钟的设计、安装、调试摘要数字钟是一种用数字电路技术实现时、分、秒计时的装置，主要由主体电路及扩展电路组成。数字钟采用集成块控制设计，使集成块控制数码管显示时、分、秒，当秒计数计满60时就向分进位，分计数器计满60后向时计数器进位，小时计数器按“12翻0”的规律计数。数字电子时钟优先编码电路、译码电路可以将输入的信号在显示器上输出，控制电路与调节开关能对LED显示的时间进行调节与校正，以上两部分组成主体电路。译码电路能将秒脉冲产生的信号送入报警电路实现整点报时功能等，构成扩展电路。数字钟及机械式时钟相比具有更高的准确性与直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。关键词：数字钟，振荡电路，计时，校正TheAbstractTheDigitalclockisadevicefordigitalcircuittechnology,minutes,seconds,mainlybythemaincircuitandexpansioncircuit.Digitalclockusingtheintegratedcontroldesign,theintegratedblockcontroldigitaldisplayhours,minutesandseconds,whensecondscount,over60hadtocarry,dividedcounterfor60afterthehourcountercountercarry,accordingtothe‘12to0’rulecount.Digitalelectronicclockprioritycodingcircuit,adecodingcircuitcandividetheinputsignalinthedisplayoutput,controlcircuitandcontrolswitchtoLEDdisplaytimeregulationandcorrection.Abovethemaincircuitcomposedoftwoparts.Decodingcircuittogeneratepulsesignalsaresenttothealarmcircuittorealizethewholepointtimekeepingfunction,expansioncircuit.Comparedwiththedigitalclockandthemechanicalclockhasahigheraccuracyandintuitive,andnomechanicaldevices.Whatsmore,ithasalongerservicelife,soithasbeenwidelyused.Keywords:Digitalclock,Oscillationcircuit,Timing,Correction1前言1.1设计背景21世纪是一个经济及科技飞速发展的时代，随着人类在一个又一个领域获得更多成就，随着一个又一个高新科技产品问世，随着经济飞速地发展，时间观念越来越深入到人们意识之中，时间也逐渐成为效率及经济的代名词。因而，为尽可能的节省时间提高效率，各种精确的时间度量工具也相继问世，数字钟便是其中之一。数字钟是采用数字电路对时、分、秒数字显示的计时装置，广泛用于个人家庭、商场、学校、办公室等场所，为人们的生活、学习、工作、娱乐带来了极大的方便，成为人们日常生活中不可缺少的一部分。它扩展了钟表原有的报时功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时开关电路，甚至各种定时自启动的装置等，这些都是以钟表数字化为基础的。钟表的数字化给人们的生产生活带来了极大的方便，而且大大的扩展了钟表原来的报叫功能，因此研究数字钟及打大其应用，有着日常现实的意义。1.2设计内容准确计时，以数字形式显示时、分、秒的时间；小时的计时要求为12进1，分与秒的计时要求为60进制进位；时与分校正。由于条件所限，本次设计只做分秒以及校秒。2设计方案2.1方案及原理系统框图如图2.1所示。振荡器产生的稳定的高频脉冲信号，经分频器输出标准秒脉冲。数字计时器有时分秒，时分秒各有高低两位，其中时位为一个模24的计数器，分位与秒位为模60的计数器。秒位每秒加一，分位每六十秒加一，时位每六十分加一，因而低位的进位信号可以用来驱动高位计数，这就是数字计时器的原理。至于清零、保持、校分、校时电路则只需要通过简单的组合逻辑电路，用一个开关控制使能端或进位信号或它们的相关组合即可。图2.1多功能数字钟总体设计框图图2.1多功能数字钟总体设计框图2.2方案特点本方案主要采用模拟电路与数字电路来设计，使用了TTL芯片，原理简单，技术要求较低，误差较小不易出错，所使用的元器件均为我们日常学习中所接触到的元件，故此方案可行。2.3主要元件在本次的方案设计中主要使用到如下元件：表2.1主要元件元件数量元件数量面包板1555定时器1芯片74LS907芯片CD45114芯片74LS001七段数码管4电容0.1uF1电容0.01uF1电阻12KΩ1电阻5.1KΩ1电阻3.3KΩ1导线若干3功能实现数字钟的基本功能主要由5个部分组成，分别为振荡电路、分频电路、计数电路、译码及显示电路以及校时电路。其基本结构如图3.1所示。图图3.1数字钟基本功能结构图3.1振荡电路数字钟使用自激振荡电路，该电路在接通电源后无需外接触发信号就能产生一定频率与幅值的矩形脉冲波或方波,给数字钟提供一个频率稳定准确的的脉冲。一般来说，振荡器的频率越高其计时精度也越高。常用的振荡器有石英晶体振荡器与555定时器构成的多谐振荡器。本次设计采用了555定时器构成的多谐振荡器，其电路主要由555定时器外加电阻与电容组成。工作电路与输出波形图如图3.2所示。接通电源瞬间，电容C来不及充电，电容器两端电压为低电平，小于（1/3）Vcc，故高电平触发端及低电平触发端均为低电平，输出为高电平，放电管VT截止。这时，电源经R1，R2对电容C充电，使电压按指数规律上升，当上升到（2/3）Vcc时，输出为低电平，放电管VT导通，把从（1/3）Vcc上升到（2/3）Vcc这段时间内电路的状态称为第一暂稳态，其维持时间TPH的图3.2555定时器构成多谐振荡器及其输出波形长短及电容的充电时间有关。充电时间常数。图3.2555定时器构成多谐振荡器及其输出波形由于放电管VT导通，电容C通过电阻R2与放电管放电，电路进人第二暂稳态，其维持时间TPL的长短及电容的放电时间有关，放电时间常数。随着C的放电，下降，当下降到（1/3）Vcc时，输出。为高电平，放电管VT截止，Vcc再次对电容C充电，电路又翻转到第一暂稳态。

由此可见，电容充电时，输出，电容放电时，0，电容不断地充、放电，输出端获得矩形波，其周期为。多谐振荡器无外部信号输入却能输出矩形波，其实质是将直流形式的电能变为矩形波形式的电能。在本次设计中，输出方波频率为1KHz。3.2分频电路分频电路可以将1000Hz的高频方波信号经由计数器的分频电路的分频后得到1Hz的方波信号，以供秒计数器进行计数。在本次设计中，选用了3片中规模集成电路计数器74LS90完成分频工作。555定时器产生1KHz的信号，第一片Q3输出100Hz，第二片Q3输出10Hz，第三片Q3输出1Hz，每片为1/10分频，3片级联刚好可以获得所需的1Hz频率信号。分频电路如图3.3所示。图3.3由3片74LS90构成分频电路3.3计数电路图3.3由3片74LS90构成分频电路时间计数电路由秒个位与秒十位计数器、分个位与分十位计数器及时个位与时十位计数器电路构成，其中秒个位与秒十位计数器、分个位与分十位计数器为60进制计数器，时个位与时十位计数器设计为12进制计数器。（一）60进制计数器电路（分、秒）图3.460进制计数器当分（秒）计数部分的个位接受计数部分的信号（秒计数接受的信号振荡器经分频后输出1Hz的标准脉冲），个位计数满10后向十位近一位，十位满6以后向前一级进一位，并该计数器清零。计数规律为00--59—00。图3.460进制计数器常见的十进制BCD码计数器有74LS90、74LS160、74LS162等，4位二进制计数器有74LS161、74LS163等，14级二进制计数器有CD4020、CD4060。本次设计以74LS90来设计。电路如图3.4所示。由74LS90构成的60进制计数器，将一片74LS90设计成10进制加法计数器，另一片设计成6进制加法计数器，两片74LS90按反馈清零法串接而成。秒计数器的十位与个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲CP1。GNDGNDGNDGND24进制计数器如图3.5所示，该电路用反馈清零法构成：个位“4”对应“0100”，十位“2”对应“0010”，所以将U1的Q3接U2的CKA进行级联，U1的Q2接U1、U2的R0(2)、R0(1)，U2的Q1接U1、U2的R0(1)、R0(2)。图3.524进制计数器（三）12进制计数器电路（时）图3.524进制计数器“12翻1”小时计数器是按照“01—02—03—04—05—06—07—08—09—10—11—12—01”规律计数的，如表3.1。计数器的状态要发生两次跳跃：计数器计到9，即个位计数器的状态为1001后，在下一计数脉冲的作用下计数器进入暂态1010，利用暂态的两个1即使个位异步置0，同时向十位计数器进位使十位计数器为1；计数到12后，在第13个计数脉冲作用下个位计数器的状态应为0001，十表3.1表3.1“12翻1”小时计数时序3.4译码及显示电路译码是编码的相反过程，译码器是一个多输入、多输出的纠合逻辑电路。它的工作是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数字分配，存储器寻址与组合控制信号等。在本次设计中，计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑与一定的电流，选用74HC4511作为显示译码电路，选用74HC4511七段共阴极LED数码管作为显电示单元路，如图3.6所示为七段显示译码器的分段布置图与段组合图。图图3.6译码及显示电路3.5校时电路校时电路的作用是：当数字钟接通电源或者出现误差时，校正时间。校时是数字钟应具有的基本功能。电路如图3.7所示。图3.7校时电路校时有“快校时”与“慢校时”两种，“快校时”是通过开关控制，使计数器对校时脉冲计数。“慢校时”是用手动产生单脉冲作校时脉冲。当S1或S2分别为“0”时可以进行“快校时”。如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”。需要注意的是校时电路是由及非门构成的组合逻辑电，开关S1或S2为“0”或“1”时，可能会产生抖动，接电容C1、C2可以缓解抖动。必要时还应将其改为去抖动开关电路。图3.7校时电路4电路的安装及调试在本次设计中使用的电路图详见附录一，根据电路图安装接线并进行调试，安装接线实物图详见附录二。在调试的过程中出现了以下问题：=1\*GB3①数码管不亮可能原因：数码管损坏，电路接线错误解决方案：更换数码管，检查接线=2\*GB3②数码管显示异常可能原因：数码管或CD4511引脚接错解决方案：检查数码管与CD4511引脚接线=3\*GB3③数码管没有计数可能原因：555定时器没有脉冲，74LS90芯片损坏解决方案：检查555定时器与其接线，更换芯片=4\*GB3④数码管计数或进位混乱可能原因：74LS90芯片引脚接线错误解决方案：检查74LS90芯片引脚接线并更正=5\*GB3⑤计数过快或过慢可能原因：555定时器或分频器接线有误解决方案：检查555定时器或分频器电路接线并更正=6\*GB3⑥无法进行校时可能原因：校时电路有误解决方案：检查校时电路接线并更正5总结本次设计基本上实现了数字钟的各基本功能，在接通电源后，由振荡器产生的1KHz脉冲，经由分频器分频后将1Hz脉冲送入秒计数器，计数器将信号经由CD4511译码电路译码后送入七段数码管显示，秒个位计数器满十后进位到秒十位，秒十位计数器满六后进位到分个位，实现了计时功能。同时，在计时过程中，随时可以通过校时电路对计时器进行校时，以满足对时间的校正。整个电路完全实现了数字钟的基本功能，计时准确直观。此外，在本次设计过程中尚有部分不足，例如由于条件限制，扩展功能没有能够完成，这也是一个遗憾，也是今后需要努力的方向。参考文献[1]康华光.电子技术基础--数字部分（第5版）[M].北京：高等教育出版社.2006[2]王愉节.电子技术实验指导[M].贵阳：贵州科技出版社.2010致谢在本次的设计过程中，我通过实践操作收获了许多。通过这次对数字电子钟的设计与制