存储器习题内容

存储器选择题：1、下面关于半导体存储器组织叙述中，错误的是()。DA、存储器的核心部分是存储体，由若干存储单元构成B、存储单元由若干存放0和1的存储元件构成C、一个存储单元有一个编号，就是存储单元地址D、同一个存储器中，每个存储单元的宽度可以不同2、下面()存储器是目前已被淘汰的存储器。CA、半导体存储器B、磁表面存储器C、磁芯存储器D、光盘存储器3、若SRAM芯片的容量为1024*4位，则地址和数据引脚的数目分别是()。AA、10,4B、5,4C、10,8D、5,84、若计算机字长16位，主存地址空间大小是64KB，按字节编址，则主存寻址范围是()。AA、0~64K-1B、0~32K-1C、0~64KB-1D、0~32KB-15、需要定时刷新的半导体存储器芯片是()BA、SRAMB、DRAMC、EPROMD、FlashMemory6、假定用若干个16K*1位的存储器芯片组成一个64K*8位的存储器，芯片内各单元连续编址，则地址BFF0H所在的芯片的最小地址为()。CA、4000HB、6000HC、8000HD、A000H7、假定用若干个16K*8位的存储器芯片组成一个64K*8位的存储器，芯片内各单元交叉编址，则地址BFFFH所在的芯片的最小地址为()。DA、0000HB、0001HC、0002HD、0003H8、假定主存地址位数为32位，按字节编址，主存和Cache之间采用直接映射方式，，主存块大小为1个字，每字32位，写操作时采用全写方式，则能存放32K字数据的Cache的总容量至少应有多少位()。BA、1504KB、1536KC、1568KD、1600K9、假定主存地址位数为32位，按字节编址，主存和Cache之间采用直接映射方式，，主存块大小为1个字，每字32位，写操作时采用回写方式，则能存放32K字数据的Cache的总容量至少应有多少位()。CA、1504KB、1536KC、1568KD、1600K10、假定主存地址位数为32位，按字节编址，主存和Cache之间采用全相连映射方式，，主存块大小为1个字，每字32位，写操作时采用回写方式和随机替换策略，则能存放32K字数据的Cache的总容量至少应有多少位()。D10题干有问题应为全相连因为直接映射没有替换算法，冲突就替换A、1536KB、1568KC、2016KD、2048K11、假定主存按字节编址，Cache共有64行，采用直接映射方式，主存块大小为32字节，所有编号从0开始。问主存第3000号所在主存块对应Cache行号是()。CA、13B、26C、29D、5812、有一主存-Cache层次的存储器，其主存容量为1MB，Cache容量为16KB，每字块有8个字，每字32位，采用直接地址映像方式，若主存地址为35301H，且CPU访问Cache命中，则在Cahce的第()(十进制数表示)字块中(Cache起始字块为第0字块)。AA、152B、153C、154D、15113、关于虚拟存储器，下列说法正确的是()。AⅠ、虚拟存储器利用了局部性原理Ⅱ、页式虚拟存储器的页面如果很小，主存中存放的页面数较多，导致缺页频率较低，换页次数减少，最终可以提升操作速度Ⅲ、页式虚拟存储器的页面如果很大，主存中存放的页面数较少，导致页面调度频率较高，换页次数增加，降低操作速度Ⅳ、段式虚拟存储器中，段具有逻辑独立性，易于实现程序的编译、管理和保护，也便于多道程序共享A、Ⅰ、Ⅲ、ⅣB、Ⅰ、Ⅱ、ⅢC、Ⅰ、Ⅱ、ⅣD、Ⅱ、Ⅲ、Ⅳ14、某计算机系统，其操作系统保存在硬盘上，其内存储器应该采用()。CA、RAMB、ROMC、RAM和ROMD、都不对15、虚拟存储器中的页表有快表和慢表之分，下面关于页表的叙述中正确的是()。DA、快表与慢表都存储在主存中，但快表比慢表容量小B、快表采用了优化的搜索算法，因此查找速度快C、快表比慢表的命中率高，因此快表可以得到更多的搜索结果D、快表采用快速存储器件组成，按照查找内容访问，因此比慢表查找速度快16、在Cache和主存构成的两级存储器中，Cache的存储时间是100ns，主存的存储时间是1000ns，如果希望有郊存储时间不超过190ns，则cache的命中率至少是()。AA、90%B、98%C、95%D、99%17、4片16K×8位的存储芯片可以设计成（）容量的存储器。DⅠ.64K×8位Ⅱ.32K×4位Ⅲ.32K×16位Ⅳ.16K×32位A、Ⅰ、ⅡB、Ⅱ、ⅢC、Ⅰ、ⅢD、Ⅰ、Ⅲ、Ⅳ18、在cache存储器系统中，当程序正在执行时，由完成地址变换。BA、程序员B、硬件C、硬件和软件D、操作系统19、计算机的存储器采用分级方式是为了()。BA、方便编程B、解决容量、速度、价格三者之间的矛盾C、保存大量数据方便D、操作方便20、双端口RAM在()情况下会发生读写冲突。BA、左端口和右端口的地址码不同。B、左端口和右端口的地址码相同C、左端口和右端口的数据码不同D、左端口和右端口的数据码相同21、已知单个存储体的存储周期为110ns，总线传输周期为10ns，则当采用低位交叉编址的多模块存储器时，存储体数应()。DA、小于11B、等于11C、大于11D、大于等于1122、一个四体并行低位交叉存储器，每个模块的容量是64K*32位，存取周期为200ns，在下述说法中()是正确的。DA、在200ns内，存储器能向CPU提供256位二进制信息B、在200ns内，存储器能向CPU提供128位二进制信息C、在50ns内，存储器能向CPU提供32位二进制信息D、以上都不对23、某32位计算机的Cache容量为16KB，Cache行的大小为16B，若主存与Cache地址映像采用直接映像方式，则主存地址为0x1234E8F8的单元装入Cache的地址是()。CA、00010001001101B、01000100011010C、10100011111000D、1101001110100024、在Cache中，常用的替换策略有：随机法(RAND)、先进先出(FIFO)、近期最少使用法(LRU)，14181418848108888181818181818104441414141414141414调入调入命中命中调入装入命中替换4、有一全相联cache系统，cache有8个块构成，CPU送出的主存地址流序列分别为01101B、10010B、01101B、01000B、10010B、00100B、01000B和01010B，即十进制为14、18、14、18、8、4、8、和10。求：每次访问后，cache的地址分配情况。当cache的容量换成4个块，地址流为00110B、01111B、00110B、01101B、01011B、01010B、01000B和00111B时，求采用先进先出替换算法相应地址分配和操作4、(1)每次访问情况及操作见表1418141884810141414141414141418181818181818888844410调入调入命中命中调入装入命中装入(2)cache换成四个块，先进先出每次访问情况及操作见表6156131110876666610101015151515158813131313711111111调入调入命中调入调入替换替换替换5、假定某计算机的Cache采用直接映射方式，和主存交换数据块大小1个字，按字编址，一共能存放16个字的数据。CPU开始执行某程序时，cache为空，在该程序执行过程中，CPU依次访问以下地址序列：2,3，11,16,21,13,64,48,19,11,3，22,4，27,6和11。请问：(1)每次访问在cache中命中还是缺失？试计算访问上述地址序列的Cache命中率。(2)若cache数据区容量还是16个字，而数据块大小改为4个字，则上述地址序列的命中情况又如何？说明块大小和命中率的关系。6、假定某处理器带有一个数据区容量为256B的cache,其块大小为37B。以下C语言程序段运行在该处理器上，sizeof(int)=4,编译器将变量I,j,c,s都分配在通用寄存器中，因此，只需考虑数组元素的访存情况。若cache采用直接映射方式，则当s=64和s=63时，缺失率分别为多少？若采用2路组相联映射方式，则当s=64和s=63时，缺失率分别为多少？IntI,j,c,s,a[128];…For(i=0;i<10000;i++)For(j=0;j<128;j=j+s)C=a[j];6、s=64时，依次访问数组a[0],a[64],a[0],a[64]….重复进行，a[1]在cache的0行，a[64]在cache的0行，所以每次访问都要重新调入，命中率0%；S=63时，依次访问数组a[0],a[63],a[126],a[0],a[63],a[126]…重复进行10000次，而a[1]在cache的0行,a[63]在cache的7行,a[126]在cache的7行,因此三个元素a[0]调入后一直都在，而a[63]与a[126]在同一行中冲突，在第1次访问过后，三个元素只有一个命中，命中率约为1/3=33%2路组相联时，s=64时，依次访问数组a[0],a[64],a[0],a[64]….重复进行，a[1]在cache的0组，a[64]在cache的0组，因为采用2路组相联，所以可映射在不同块中，不存在冲突，命中率约100%；S=63时，依次访问数组a[0],a[63],a[126],a[0],a[63],a[126]…重复进行10000次，而a[1]在cache的0组,a[63]在cache的3组,a[126]在cache的3组,因此三个元素a[0]调入后一直都在，而a[63]与a[126]在同组中不同的块，在第1次访问，三个元素均不命中，其后均命中，命中率约为100%7、假定一个计算机系统中有一个TLB和一个L1datacache。该系统按字节编址，虚拟地址16位，物理地址12位；页大小为128B，TLB为4路组相联，共有16个页表项；L1datacache采用直接映射方式，块大小为4B共16行。在系统运行到某一时刻时，TLB、页表和L1datacache中的部分内容(用十六进制表示)如图所示。组号标记页框号有效位标记页框号有效位标记页框号有效位标记页框号有效位003-0091D100-0071011132D102-004-00A-0202-008-006-00334172-0TLB4路组相联4组16个页表项虚页号页框号有效位000081001031002141003021004-0005161006-000707100813100917100A09100B-000C19100D-000E11100F0D1部分页表：开始16项行索引标记有效位字节3字节2字节1字节001911256C9AC1-0----21B1034512CD3-0----43212334C22A50D14667233D6-0----7101125465DC82412362123A9-0----A2D1436223C3B-0----C12176832135D161A3F42311E3312D4A4555F-0----L1datacache：直接映射共16行，块大小4B请回答下列问题：(1)虚拟地址表中，哪几位表示虚拟页号？哪几位表示页内偏移量？虚拟页号中哪几位表示TLB标记？哪几位表示TLB索引？(2)物理地址中几位表示物理页号？哪几位表示页内偏移量？在访问cache时，物理地址如何划分标记字段、行索引字段和块内地址字段？(3)CPU从地址067AH中取出的值为多少？要求对CPU读取地址067AH中的过程进行说明。7、(1)虚拟地址16位：页大小为128B则低7位表示页内地址，16-7=9位表示虚页号高9位表示；虚页号9位页内地址7位TLB是4路组相连16个页表项则有4组所以虚页号又分为两部分TLB组索引2位及和TLB标记9-2=7位，高7位TLB标记9-2=7位TLB索引2位页内地址7位(2)物理地址12位页大小为128B则低7位表示页内地址，12-7=5位表示虚页号高5位表示；页号5位页内地址7位访问cache时块大小4B用2位表示块内地址，cache16行用4位表示，标记位则为12-2-4=6位标记6位行号4位块内地址2位(3)虚地址067AH=0000011001111010B先查TLB，下划线标出为TLB组号，查0组，查标记为3的，则有效位为0不在快表中，则查慢表查虚页号1100B=0C