数字电子技术（山东联盟-中国石油大学（华东））智慧树知到课后章节答案2023年下中国石油大学（华东）

数字电子技术（山东联盟-中国石油大学（华东））智慧树知到课后章节答案2023年下中国石油大学（华东）中国石油大学（华东）

第一章测试

（100111011.011）2=（

）16

A:9D.BB:83B.3C:13B.6D:16B.3

答案:13B.6

已知字母Z的ASCII码是5AH，则字母Y的ASCII码是（

）。

A:101100HB:5BHC:1011010BD:59H

答案:59H

二进制数110000转换为十六进制数等于（

）。

A:7B:30C:77D:D7

答案:30

二进制数1010.101对应的十进制数是（

）。

A:10.625B:11.33C:12.75D:16.75

答案:10.625

十六进制数1A2对应的十进制数是（

）。

A:578B:208C:418D:308

答案:418

有一个数是123，它与十六进制数53相等，则该数是（

）进制。

A:10B:2C:8D:5

答案:8

下列4个无符号十进制整数中，能用8个二进制位表示的是（

）。

A:313B:201C:257D:296

答案:201

（2004）10+（32）16的结果是（

）。

A:（806）16

B:（4006）8

C:（111000000110）2D:（2054）10

答案:（806）16

;（4006）8

;（2054）10

十进制25对应的8421BCD码为（100101）8421BCD。

A:对B:错

答案:错

（01110010）格雷码=（

）余3BCD

A:01010011B:10000110C:01100100D:01000010

答案:10000110

第二章测试

在逻辑运算中，如果F+G=1，则F=1-G。

A:对B:错

答案:错

A，B，C是输入变量，Y是输出变量，请写出Y的最简或与表达式。

A:Y=A'B'+A'C'+B'C'+ABCB:Y=A'BC+ABC'+AB'CC:Y=(A+B'+C')(A'+B'+C)(A'+B+C')D:Y=(A+B)(A+C)(B+C)(A'+B'+C')

答案:Y=(A+B)(A+C)(B+C)(A'+B'+C')

假设一个逻辑函数的卡诺图如下图所示，请写出其对应的约束条件。

A:A'=BB:A'B+AB'=1C:A=BD:AB=0

答案:A'=B;A'B+AB'=1

以下表达式符合逻辑运算法则的是（

）。

A:A+1=1B:0<1C:1+1=10D:1+0=0

答案:A+1=1

逻辑变量的取值1和0在电路中通常用（

）表示。

A:电压的高、低B:其他选项都不对C:电流的有、无D:开关的闭合、断开

答案:电压的高、低;开关的闭合、断开

逻辑函数的表示方法中具有唯一性的是（

）。

A:真值表

B:表达式C:逻辑图D:卡诺图

答案:真值表

;卡诺图

A+BC=（

）。

A:A+BB:B+CC:A+CD:(A+B)(A+C)

答案:(A+B)(A+C)

在何种输入条件下，或非运算的结果是逻辑0。

A:任一输入为0，其他输入为1B:任一输入为1C:全部输入为0D:全部输入为1

答案:任一输入为0，其他输入为1;任一输入为1;全部输入为1

逻辑变量的取值1比0大。

A:错B:对

答案:错

如果两个逻辑函数具有相同的真值表，则这两个逻辑函数必然相等。

A:错B:对

答案:对

第三章测试

假设Vdd=5V，CMOS反相器的噪声容限均比TTL反相器的噪声容限高。

A:对B:错

答案:对

所有的集成逻辑门其输入端个数都超过1个。

A:错B:对

答案:错

三极管作为开关使用时是处于（

）状态。

A:截止B:放大C:饱和D:倒置

答案:截止;饱和

以下门电路中，可以实现“线与”的是（

）。

A:三态门B:OD门C:OC门D:与非门

答案:OD门;OC门

某二输入端的TTL门输出允许的灌电流和拉电流分别为IOL=15mA，IOH=4mA，允许的输入低电平和高电平电流分别为IIL=1.5mA，IIH=50uA。该TTL门能带（

）个同类型的门。

A:80B:10C:40D:8

答案:10

在CMOS门电路中，输出端能并联使用的电路有（

）。

A:三态门B:与非门C:或门D:OD门

答案:三态门;OD门

对于CMOS门电路，以下说法错误的是（

）。

A:输入端悬空会造成逻辑出错B:输入端接510K欧姆的大电阻到地相当于接高电平C:噪声容限与电源电压有关D:输入端接510欧姆的小电阻到地相当于接低电平

答案:输入端接510K欧姆的大电阻到地相当于接高电平

某2输入端集成门电路，其输入低电平电流为1mA，输入高电平电流为10uA，灌电流最大值为8mA，拉电流最大值为400uA，则其扇出系数为N=（

）。

A:8B:20C:10D:40

答案:8

如图所示电路均为TTL电路，能显示F=A'功能的电路是（

）。

A:AB:DC:BD:C

答案:D

OD门电路如图所示，其输出函数为（

）。

A:F=(AB+BC)'B:F=(A+B)(B+C)C:F=(ABBC)'D:F=AB+BC

答案:F=(AB+BC)'

第四章测试

能够设计一般组合逻辑电路的电路包括（

）。

A:数据选择器B:编码器C:译码器D:加法器

答案:数据选择器;编码器;译码器;加法器

组合逻辑电路设计的最简是指（

）。

A:器件的种类最少B:电路逻辑表达式最简C:器件之间的连线最少D:电路所用的器件数量最少

答案:器件的种类最少;器件之间的连线最少;电路所用的器件数量最少

表达式F=AB'+BC'有可能产生（

）型的冒险。

A:0B:1C:其他选项都不对D:0和1

答案:1

用一片74LS138实现逻辑函数时，最多能实现3个变量的函数，在实现过程中需要将函数表达式变换为最小项标准式的与非与非式。

A:错B:对

答案:对

若使用4位超前进位加法器74LS283组成两个十位二进制数的减法器，最高位的74LS283的Co，S3，S2的可能取值组合有（

）。

A:000B:011C:001D:010

答案:000;001

一个8选1MUX的输出两个互补的端子Y和Y'，这两个输出端的表达式是（

）。

A:Y=E(mi*Di),Y'=E(mi*Di')

B:Y=E(mi*Di),Y'=E(mi'*Di)

C:Y=E(mi*Di),Y'=(E(mi*Di))'D:Y=E(mi*Di),Y'=E(mi*Di)'

答案:Y=E(mi*Di),Y'=E(mi*Di')

组合逻辑电路的输出取决于（

）。

A:输出信号的现态B:输入信号的现态和输出信号变化前的现态C:输入信号的现态D:其它选项都不对

答案:输入信号的现态

编码器译码器电路中，（

）电路的输出为二进制代码。

A:译码器B:其它选项都不对C:编码器D:编码器和译码器

答案:编码器

二-十进制的编码器指的是（

）。

A:其它选项都不对B:二进制和十进制电路C:将0~9十个数转换为二进制代码D:将二进制代码转换成0~9十个数

答案:将0~9十个数转换为二进制代码

二进制译码器指的是（

）。

A:将某个特定的控制信息转换为二进制B:将二进制代码转换成某个特定的控制信息C:其它选项都不对D:具有以上两种功能

答案:将二进制代码转换成某个特定的控制信息

第五章测试

当同步时序电路中存在无效循环时，电路不能自启动。

A:对B:错

答案:对

在同步时序电路设计过程中，如果最简状态表中有2^N个状态，且用N个触发器实现该电路，则不需要检查自启动能力。

A:对B:错

答案:对

如果一个寄存器的数码是“同时输入，同时输出”，则该寄存器是采用(

)。

A:串行输入，串行输出B:并行输入，并行输出C:并行输入，串行输出D:串行输入，并行输出

答案:并行输入，并行输出

同步十进制加法计数器的初态为Q3Q2Q1Q0=0000，则当第6个CP到来时Q3Q2Q1Q0=(

)。

A:1011B:0011C:0101D:0110

答案:0110

在使用74LS161的清零功能设计计数器时会存在过渡态。

A:错B:对

答案:对

以下不属于时序电路的是（

）。

A:同步计数器B:寄存器C:触发器D:译码器

答案:译码器

利用集成计数器74LS161构成的电路如下图所示，请判断该电路实现的计数器模值是（

）。

A:8B:10C:9D:7

答案:10

时序逻辑电路的输出状态不仅与前一刻电路的输出状态有关，还与电路当前的输入变量组合有关。

A:对B:错

答案:对

移位寄存器不仅可以寄存代码，还可以实现数据的串-并转换和处理。

A:错B:对

答案:对

双向移位寄存器即可以将数码左移，也可以右移。

A:对B:错

答案:对

第六章测试

下列标识符中，不合法的是（

）。

A:Not_A_TB:9moonC:State0D:signal

答案:9moon

如果wire类型的变量说明后未被幅值，则其缺省值为（

）。

A:xB:1C:z

D:0

答案:z

已知x=4’b1001,y=4’0110,则x的4位补码为4’b1111，而y的4位的补码为（

）。

A:4’b0010B:4’b1111C:4’b1010D:4’b0110

答案:4’b0110

P，Q，R都是4bit的输入矢量，下面哪一种表达形式是正确的（）。

A:inputP,Q,R[3:0];B:inputP[3:0],Q[3:0],R;C:inputP[3:0],Q,R;D:input[3:0]P,Q,R;

答案:input[3:0]P,Q,R;

在verilog语言中，a=4b’1011，那么&a=（

）。

A:4b’1011B:1b’1C:1b’0D:4b’1111

答案:1b’0

已知 “a =1b’1; b=3b'001;”那么{a,b}＝（ ）。

A:4'b1001B:3'b101C:3'b001D:4'b0011

答案:4'b1001

EDA指的是电子设计自动化。

A:错B:对

答案:对

VerilogHDL的端口声明语句中，用（

）关键字声明端口为双向端口。

A:inoutB:bufferC:BUFFERD:INOUT

答案:inout

阻塞式赋值语句是<=，非阻塞式赋值语句是=。

A:错B:对

答案:错

目前比较流行的硬件描述语言主要有VerilogHDL和VHDL。

A:错B:对

答案:对

第七章测试

需要定时刷新的半导体存储器芯片是（

）。

A:DRAMB:Flash

MemoryC:EPROMD:SRAM

答案:DRAM

4片16K×8存储芯片可以设计成（

）容量的存储器。

A:32K×4B:16K×32C:32K×16D:64K×8

答案:16K×32

某存储容量为1K×8的RAM，其地址线有（

）条。

A:1KB:8C:10D:100

答案:10

欲将容量为256×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输入端数为（

）个。

A:3B:8C:2D:4

答案:2

具有对半导体存储器的存储单元进行选择作用的是存储器的（

）。

A:读写控制电路B:片选控制C:存储矩阵D:地址译码器

答案:地址译码器

RAM在正常工作情况下具有的功能是（

）。

A:只有读B:只有写C:可以读，也可以写D:不可读，也不可写

答案:可以读，也可以写

ROM的电源突然断电后再接通电源，其存储的内容将（

）。

A:保持不变B:不确定C:全部改变D:全为0

答案:保持不变

RAM的I/O端口为输入端口时，应使得（

）。

A:CS'=0,R/W'=1B:CS'=0,R/W'=0C:CS'=1,R/W'=1D:CS'=1,R/W'=0

答案:CS'=0,R/W'=0

ROM在正常运行时具有（

）功能。

A:读/无写B:无读/无写C:读/写D:无读/写

答案:读/无写

要扩展成32K×16的ROM，需要128片512X8的ROM。

A:错B:对

答案:对

第八章测试

下列电路中具有回差特性的是（

）。

A:RS触发器B:JK触发器C:D触发器D:施密特触发器

答案:施密特触发器

由555定时器构成的施密特触发器，如果改变5管脚的控制电压VCO，则（

）。

A:改变低电平UOL的值B:改变回差电压C:改变低电平UOH的值D:改变输出电压Uo的幅值

答案:改变回差电压

由555定时器构成的单稳态触发器正常工作时，若加入输入负脉冲，即输入波形出现下降沿时，则单稳态触发器的输出一定为（

）。

A:负脉冲B:低电平C:高电平D:不确定

答案:高电平

单稳态触发器的输出脉冲宽度取决于（

）。

A:电源电压B:触发脉冲宽度C:定时电阻、电容的数值D:触发脉冲幅度

答案:定时电阻、电容的数值

由555定时器构成的多谐振荡器，改变输出波形占空比的方法是（

）。

A:改变电源电压B:同时改变电源电压和电容C:改变电阻R1和R2D:改变电容C

答案:改变电阻R1和R2

多谐振荡器能产生（

）。

A:矩形脉冲B:三角波C:正弦波D:锯齿波

答案:矩形脉冲

能把正弦波变成同频率方波的电路是（

）。

A:施密特触发器B:多谐振荡器C:双稳态触发器D:单稳态触发器

答案:施密特触发器

脉冲整形电路有（

）。

A:多谐振荡器B:单稳态触发器C:施密特触发器

答案:单稳态触发器;施密特触发器

以下各电路中，可以产生脉冲定时的有（

）。

A:其他选项都不对B:施密特触发器C:多谐振荡器D:单稳态触发器

答案:单稳态触发器

施密特触发器的正向阈值电压一定大于负向阈值电压。

A:错B:对

答案:对

第九