SIwave电源性仿真教程

-.z.SIwave电源完整性仿真教程V1.0目录1软件介绍图4-29所示，参加退耦电容之后，在166.8MHz处的阻抗大为降低。参加退耦电容之前参加退耦电容之后参加退耦电容之前参加退耦电容之后图4-SEQ图_4-\*ARABIC29Z参数对照图其余谐振点的情况，可以参照以上方法进展处理。5问题总结5.1PCB谐振的概念平面谐振〔Resonancesintheplanes〕是能量被夹在两个平行板(powerandgroundplane)之间，因原始信号与其反射信号同相(phaseadd)而形成共振腔效应。该谐振频点的激发来自两种因素：同步开关噪声〔SSN〕：数字电路运作时，数字器件的大量逻辑门在同一时序上瞬间同步转态，所引起的switchingnoise。地弹〔groundbounce〕：传输线上的信号透过过孔换层走线时，参考平面〔referenceplane〕改变，回流〔returncurrent〕不连续所引起的。由SSN所引起的resonance，可以用lumpmodel与distributemodel来解释。当逻辑信号的rise/falltime够小，也就是驱动信号变化很快，快到逻辑闸对power/groundplane间的等效电容充放电时，感受到电流从板子的一端流到另外一端的时间(round-tripdelay)接近或大于信号的rise/falltime，足以在powerpath形成IRdrop，那就必须把这两平面间的等效电容由lumpmodel转成distributemodel来分析。板子较小，或信号速度较慢时，平面之间的寄生电容效应可以用lumpmodel就好，此时不需考虑resonance。这就像传输线模型是由lumpmodel转成distributemodel的情况。Fastdriversperceivethepower-and-groundstructureasadistributedobjectwithasignificantdelay.当我们考虑power/groundplane间的等效电容为distributemodel，此时*个IOdrive瞬间，会对驱动信号周围有限半径区域的powerplane，形成一个有IRdrop波动的电源位准平面，开场了一个resonance的激发源，把这激发源想成像一个水波涟漪般的向周围扩散，当遇到板边时会产生反射，反射信号与原激发信号(SSN)如果相位同相加乘就发生resonance。对于尺寸10~20英寸的板子，谐振频率大约在150MHz~300MHz，这也是为何我们可以靠下(0.1~0.01uF)电容，降低两个平面间的impedance以改善resonance，但这样的解法只能改善power-ground平面间的低频谐振成份，对于降低高频谐振效果不大。要降低两平行板间1~2GHz以上的高频谐振，则需要把dielectriclayer尽可能做薄，或是使用电磁能隙[EBG]构造。但电磁能隙[EBG]构造会使得低频SI与IRdrop特性较差。5.2为何频率会有实部和虚部SIwave的计算结果出现虚部和实部，主要是因为微波理论里面的数学处理--在时谐场的分析中，各种电磁量都可以用复数表示。在Ma*well'sEquations里面，介电常数项只有实部，表示储存能量，对应的波常数也只是一个纯虚数；但是如果考虑到各种损耗辐射，也就是能量损耗，在Ma*well方程组里面将损耗并入介电常数里面，并以介电常数的虚部出现，这个时候介电常数成为一个复数Er=Real_er+j*Imag_er，因此计算出来得到的波常数k也就有实部和虚部：虚部和波传输常数相关，而实部和波的振动幅度有关(损耗)。注：k是波传播常数，表示全相位中有几个波长。Q是品质因数，表示系统的耗能状态。同时，这个波常数和频率相关，因此计算得到的频率也具有虚部和实部。在SIwave的结果中，也有k的选项，这项和谐振波长wavelength相关。另外还有Q值，这个值可以简单通过谐振频率的虚部和实部计算得到。到现在解释所谓的谐振频率的虚部和实部：谐振频率的实部就是我们通常所谓的谐振频率，而虚部和各类损耗相关，并且和模式相关(不同模式的损耗不一样，即使在使用无耗介质，理想金属时。因为这个时候能量的辐射也带来虚部不为0)。在SIwave设计中，一般情况下我们需要关心谐振频率的实部，关心谐振点对于IC模块位置的放置影响；但是如果频率的虚部也很大，则一般对应的Q就会很小，这个时候您就需要检查一下Layout中是不是有大损耗器件存在或者其他原因。5.3电容的非理想特性影响对于做Pre-simSI的需求来说，输入理想的RLC模型是可用的，但如果要做PI仿真与较正确的Post-sim，则电容的寄生电感与等效串联电阻值(ESR)都要正确输入。一般地，同种类的电容，封装越小寄生电感与等效串联电阻越小。而一般瓷电容与钽电容都应归类在较高频宽的电容，其在频宽的比拟是有重叠的。例如10uF钽电容的寄生电感是比10uF瓷电容小的。假设de-coupling(by-pass)电容模型是理想的，此时只要电容有增加，不管电容的数量或位置，对PITargetImpedance〔目标阻抗〕的结果影响不大，targetimpedance也很平顺。但如果考虑了寄生电感与串联等效电阻的因素，就可以看出电容的数量或位置，对PITargetImpedance的仿真结果是很有影响的。因为很多电容并联时，寄生电感效应会因为并联而减少，所以看targetimpedance的振荡也变平顺。为了改善resonant所加的电容，对改善PI改善也是有奉献的因此，必须正确地输入PCB中的RLC参数。5.4地平面完整与回流路径连续90%情况下，维持地平面完整与回流路径连续是一致的，但这是两件事。在做SI设计或是降低电磁辐射，是要求做到回流路径连续，而维持地平面完整大局部情况下可以到达回流路径连续的。但是在多层板设计中，即使是参考平面完整，换层走线假设是造成参考平面变换，仍然会造成地回路不连续的，这是需要特别注意的一点。5.5电源目标阻抗大局部数字电路器件对电源波动的要求在正常电压的5%围之。电源之所以波动，就是因为实际的电压平面总存在阻抗，这样在瞬态电流通过的时候，就会产生一定的电压降和电压摆动。为了保证每个器件始终得到正常的电源供给，就需要对电源的目标阻抗进展控制，也就是尽可能使其降低。电源分配系统的目标阻抗定义为：其中：为要去耦的电源电压等级，常见的有5V、3.3V、2.5V、1.8V、1.2V等；为允许的电压波动围；为负载芯片的最大瞬态电流变化量。由上可知，随着电源电压不断减小，瞬间电