第十二章 触发器和时序逻辑电路

电工电子技术第12章触发器和时序逻辑电路12.2常用的时序逻辑电路12.3555定时器12.1双稳态触发器：本章要求123掌握555定时器的结构、功能及应用；重、难点

掌握电源掌握R－S、J－K、D触发器的逻辑功能、动作特点及应用

；重、难点掌握寄存器、移位寄存器、二进制计数器、十进制计数器的逻辑功能，会分析时序逻辑电路；双稳态触发器主要内容：重难点：12.1双稳态触发器R－S、J－K、D

触发器的逻辑功能、动作特点及应用R－S、J－K、D

触发器的逻辑功能12.1双稳态触发器3、输入信号消失后，被置成的“0”或“1”态能记忆保存下来。是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。双稳态触发器的概述双稳态触发器：分类：触发器的特点：1、有两个稳定状态“0”态和“1”态；2、能根据输入信号将触发器置成“0”或“1”态；按逻辑功能RS触发器D触发器JK触发器按触发方式电平触发器边沿触发器按其结构主从型触发器维持阻塞型触发器12.1双稳态触发器RS触发器

基本RS触发器由两个与非门交叉连接而成，使其具有记忆功能。

它有两个输出端Q

和，两者的逻辑状态应相反。有两个稳定状态：Q=0，Q=1，称为复位状态(0态)；Q=1，Q=0，称为置位状态(1态)。Q&&逻辑图G1G2两互补输出端两输入端反馈线（1）

电路结构1.基本RS触发器12.1双稳态触发器

、平时固定接高电位，处于1态，加负脉冲(低电平）后，对触发器有效。SD直接置位端(也称置1端)RD直接复位端(也称置0端)Qn

为n+1输入信号变化前的原状态，称为原态（初态）；Qn+1

为输入信号变化之后触发器的新状态，称为新态（次态）。Q&&逻辑图G1G2两互补输出端两输入端反馈线SDRD低电平有效SRQ逻辑符号12.1双稳态触发器Q&&逻辑图G1G2由逻辑图可求出基本RS触发器的逻辑式也可简记为以下分四种情况分析其状态转换和逻辑功能。（2）

工作原理12.1双稳态触发器

触发器输出与输入的逻辑关系1001设触发器原态为“1”态。翻转为“0”态1)SD=1，RD=01010QQ.G1&.&G2SDRD12.1双稳态触发器设原态为“0”态1001110触发器保持“0”态不变复位0

结论:

不论触发器原来为何种状态，当

SD=1，

RD=0时，将使触发器置“0”或称为复位。QQ.G1&.&G2SDRDRS的逻辑式：状态转换过程图解12.1双稳态触发器01设原态为“0”态011100翻转为“1”态2)SD=0，RD=1QQ.G1&.&G2SDRD12.1双稳态触发器设原态为“1”态0110001触发器保持“1”态不变置位1QQ.G1&.&G2SDRDRS的逻辑式：状态转换过程图解

结论:

不论触发器原来为何种状态，当

SD=0，

RD=1时，将使触发器置“1”或称

为置位。12.1双稳态触发器11设原态为“0”态010011保持为“0”态3)SD=1，RD=1QQ.G1&.&G2SDRD12.1双稳态触发器设原态为“1”态1110001触发器保持“1”态不变1QQ.G1&.&G2SDRDRS的逻辑式：结论:

触发器当SD=1，

RD=1时，将使触发器保持原来的状态，即具有保持、记忆功能。12.1双稳态触发器110011111110若G1先翻转，则触发器为“0”态“1”态4)SD=0，RD=0

结论:当信号SD=RD

=0同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，因而禁止出现。QQ.G1&.&G2SDRD10若先翻转12.1双稳态触发器SDRDQ100置0011置111不变保持00不确定(禁用）功能基本R－S

触发器状态表（3）

逻辑功能描述1)特性表及状态转换图基本R－S

触发器状态转换图12.1双稳态触发器2)特性方程SD+RD=1(约束条件）Qn+1=+

RD·QnSD3)波形图12.1双稳态触发器2.同步RS

触发器（1）

电路结构工作过程中应处于高电平，对电路工作状态无影响。SD，RD用于预置触发器的初始状态。输入信号要经过门G3和G4传递，这两个门同时受CP信号控制。基本R-S触发器导引电路时钟脉冲&G4SR&G3CP.&G1&G2.SDRDQQQ3Q412.1双稳态触发器当CP=0时011门G3和G4封锁,R、S

输入状态不起作用。触发器状态不变11被封锁被封锁（2）

工作原理.&G1&G2.SDRDQQ&G4SR&G3CPQ3Q4CP=0,Q3=Q4=012.1双稳态触发器1打开触发器状态由R，S输入决定11打开可控RS

触发器的逻辑式当CP=1时CP=1,Q3=，Q4=RDSD.&G1&G2.SDRDQQ&G4SR&G3CPQ3Q4功能同基本RS触发器12.1双稳态触发器同步RS触发器的状态表CPRSQn+1功能0ΧΧQn保持（记忆）100Qn保持（记忆）1011置11100置01111不定（禁止）（3）

逻辑功能描述1)特性表CP高电平时触发器状态由R、S

确定SRQ逻辑符号S1SR1RC1CP12.1双稳态触发器

特性方程:R·S

=0(约束条件）Qn+1=S+

R

·QnRSQnQn+1功能0000保持00110101置101111000置01010110x（禁止）111x2)特性方程RSQn01000111101100

10

X

XSRQn同步RS触发器的状态表12.1双稳态触发器例：画出同步R－S

触发器的输出波形RSCP不定不定CP高电平时触发器状态由R、S确定QQ01同步R－S状态表000SR101

0

111不定Qn+1Qn12.1双稳态触发器存在问题：时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。CP克服办法：采用JK

触发器或D

触发器Q=SQ=R同步R－S状态表000SR101

0

111不定Qn+1Qn12.1双稳态触发器1.电路结构从触发器主触发器反馈线CP

CP1互补时钟控制主、从触发器不能同时翻转

CPF主JKRS

CPF从QQQSDRD

CP主从JK触发器12.1双稳态触发器2.工作原理01F主打开F主状态由J、K决定，接收信号并暂存。F从封锁F从状态保持不变。01CPRS

CPF从QQQSDRD1

CPF主JKCP

CP0112.1双稳态触发器10状态保持不变。从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。F从打开F主封锁0RS

CPF从QQQSDRD1

CPF主JKCP

CP01CP01012.1双稳态触发器10010CP高电平时触发器接收信号并暂存（即F主状态由J、K决定，F从状态保持不变）。要求CP高电平期间J、K的状态保持不变。CP下降沿()触发器翻转（F从状态与F主状态一致）。CP低电平时,F主封锁J、K不起作用CPRS

CPF从QQQSDRD1

CPF主JKCP

12.1双稳态触发器01RS

CPF从QQQSDRD1

CPF主JKCP

CP010分析JK触发器的逻辑功能(1)J=1,K=1

设触发器原态为“0”态翻转为“1”态110110101001状态不变主从状态一致状态不变0112.1双稳态触发器RS

CPF从QQQSDRD1

CPF主JKCP

CP01010设触发器原态为“1”态为“？”状态J=1,K=1时，每来一个时钟脉冲，状态翻转一次，即具有计数功能。(1)J=1,K=1跳转100101结论：12.1双稳态触发器01RS

CPF从QQQSDRD1

CPF主JKCP

CP010(2)J=0，K=1

设触发器原态为“1”态翻转为“0”态01100101011001设触发器原态为“0”态为“？”态结论：Qn+1=012.1双稳态触发器01RS

CPF从QQQSDRD1

CPF主JKCP

CP010(3)J=1，K=0

设触发器原态为“0”态翻转为“1”态10011010100101设触发器原态为“1”态为“？”态结论：Qn+1=112.1双稳态触发器RS

CPF从QQQSDRD1

CPF主JKCP

CP010(4)J=0，K=0

设触发器原态为“0”态保持原态00010001保持原态保持原态结论：12.1双稳态触发器RS

CPF从QQQSDRD1

CF主JKCP

CP01001结论：CP高电平时F主状态由J、K决定，F从状态不变。CP下降沿()触发器翻转（F从状态与F主状态一致）。12.1双稳态触发器3.JK触发器的逻辑功能Qn10011100Qn00010101Qn+1QnS'R'01CP高电平时F主状态由J、K决定，F从状态不变。CP下降沿()触发器翻转（F从状态与F主状态一致）。J

K

Qn

Qn+1

000110

11

1）

JK触发器状态表0

1

0

10

1

0

1

12.1双稳态触发器J

K

Qn+1

00Qn

010101

11Qn

JK触发器状态表(保持)

(置“0”)

(置“1”)(计数)SD

、RD为直接置1、置0端，不受时钟控制，低电平有效，触发器工作时SD

、RD应接高电平。SRQ逻辑符号JK1KC1CP1JC下降沿翻转2）特性方程:Qn+1=J·Qn+

K·QnJK=00时保持；JK=11时翻转；J≠K时，

Qn+1与J相同12.1双稳态触发器例：JK触发器工作波形CJKQ下降沿触发翻转12.1双稳态触发器基本R-S

触发器导引电路&G2&G1QQSDRD&G3&G4&G5&G6CPD1.电路结构反馈线跳转维持阻塞D触发器12.1双稳态触发器&G2&G1QQSDRD&G3&G4&G5&G6CPD2.逻辑功能01（1）D=01触发器状态不变0当CP

=0时110当CP=1时0101触发器置“0”封锁在CP=1期间，触发器保持“0”不变12.1双稳态触发器&G2&G1QQSDRD&G3&G4&G5&G6CPD2.逻辑功能01（1）D=10触发器状态不变1当CP=0时111当CP=1时0110触发器置“1”封锁在CP=1期间，触发器保持“1”不变封锁12.1双稳态触发器D触发器状态表DQn+1

0101上升沿触发翻转CP上升沿前接收信号，上升沿时触发器翻转，（其Q的状态与D状态一致；但Q的状态总比D的状态变化晚一步，即Qn+1=Dn；上升沿后输入D不再起作用，触发器状态保持。即(不会空翻)结论：逻辑符号SRQD1DC1CP12.1双稳态触发器例：D

触发器工作波形图CPDQ上升沿触发翻转12.1双稳态触发器1.将JK触发器转换为D触发器当J=D，K=D时，两触发器状态相同D触发器状态表D

Qn+1

0101J

K

Qn+10

0

Qn

010101

11Qn

JK触发器状态表D1

CPQJKSDRDQ仍为下降沿触发翻转触发器逻辑功能的转换12.1双稳态触发器2.将JK触发器转换为T触发器T

CPQJKSDRDQT触发器状态表T

Qn+1

01QnQn(保持功能)(计数功能)当J=K时，两触发器状态相同J

K

Qn+10

0Qn

0

1

0101

11Qn

JK触发器状态表12.1双稳态触发器3.将D触发器转换为T´触发器触发器仅具有计数功能

即要求来一个C，触发器就翻转一次。CQD=QD触发器状态表D

Qn+1

0101

CQQD12.1双稳态触发器小结

1、R－S、J－K、D触发器的逻辑功能；2、R－S、J－K、D触发器的工作原理及应用；

3、R－S、J－K、D触发器的相互转换思考D触发器怎样转换J－K触发器？常用的时序逻辑电路主要内容：重难点：12.2常用的时序逻辑电路寄存器的逻辑功能、及应用计数器的逻辑功能、及应用寄存器的逻辑功能；计数器的逻辑功能12.2常用的时序逻辑电路

寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放n位二进制时，要n个触发器。按功能分数码寄存器移位寄存器寄存器的概述12.2常用的时序逻辑电路仅有寄存数码的功能；

清零寄存指令通常由D触发器或R-S触发器组成并行输入方式00001101寄存数码1101触发器状态不变数码寄存器RD..QDF0d0Q0.Q.DF1d1Q1.d2Q.DF2Q2QDF3d3Q3CP1.电路结构12.2常用的时序逻辑电路2.工作过程a）先复位(清零)

数码清零由

的信号控制,完成数码清零;RDb）寄存数码

当寄存指令CP=1时，二进制数数码d3~d0存入4个可控的D触发器中；c）输出数码。当取出指令E=1时，其输出端Q3~Q0的数据即为所存二进制数

。12.2常用的时序逻辑电路RDSDd3RDSDd2RDSDd1RDSDd010清零1100寄存指令取数指令1100并行输出方式&&&&QQQQ00000011状态保持不变10101111CPRD&Q0&Q1&Q2&Q3OE12.2常用的时序逻辑电路不仅能寄存数码，还有移位的功能。

所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。按移位方式分类单向移位寄存器双向移位寄存器移位寄存器12.2常用的时序逻辑电路寄存数码1.单向移位寄存器清零D1移位脉冲23410111QQ3Q1Q2RD0000000100101011010110111011QJKF0Q0QJKF2QJKF1QJKF3数据依次向左移动，称左移寄存器，输入方式为串行输入。QQQ从高位向低位依次输入CP12.2常用的时序逻辑电路1110010110011000输出再输入四个移位脉冲，1011由高位至低位依次从Q3端输出。串行输出方式清零D10111QQ3Q1Q2RD10111011QJKF0Q1QJKF2QJKF1QJKF3QQQ5移位脉冲786CP12.2常用的时序逻辑电路左移寄存器波形图12345678CP1111011DQ0Q3Q2Q11110待存数据1011存入寄存器0111从Q3取出12.2常用的时序逻辑电路四位左移移位寄存器状态表0001123移位脉冲Q2Q1Q0移位过程Q3寄存数码D001110000清零110左移一位001011左移二位01011左移三位10114左移四位101并行输出再继续输入四个移位脉冲,从Q3端串行输出1011数码右移移位寄存器12.2常用的时序逻辑电路1清零0寄存指令并行输入串行输出DQ2SDRDd2&F2Q1SDRDd1&F1Q0SDRDd0&F0DDQ3SDRDd3&F3D串行输入移位脉冲DCP2.并行、串行输入/串行输出寄存器12.2常用的时序逻辑电路寄存器分类并行输入/并行输出串行输入/并行输出并行输入/串行输出串行输入/串行输出F3F2F1F0d0d1d2d3Q0Q1Q2Q3F3F2F1F0dQ0Q1Q2Q3F3F2F1F0d0d1d2d3Q3Q3F3F2F1F0d12.2常用的时序逻辑电路3.双向移位寄存器：既能左移也能右移。选讲DQ2DQ1DQ0>1&11>1&>1&.RDCPS左移输入

待输数据由低位至高位依次输入待输数据由高位至低位依次输入101右移输入移位控制端000000&&&&&&01012.2常用的时序逻辑电路右移串行输入左移串行输入UCCQ0Q1Q2Q3S1S0

C16151413121110913456782D0D1D2D3DSRDSL

RDGNDCT74LS194并行输入12.2常用的时序逻辑电路0111100011011直接清零(异步)保持右移(从Q0向右移动)左移(从Q3向左移动)并行输入

RD

CS1

S0功能

CT74LS194功能表UCCQ0Q1Q2Q3S1S0

C161514131211109CT74LS19413456782D0D1D2D3DSRDSL

RDGND12.2常用的时序逻辑电路

计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。计数器的概述计数器分类:

二进制计数器十进制计数器

N

进制计数器按计数制加法计数器可逆计数器

按计数功能减法计数器异步计数器同步计数器(按引入方式)12.2常用的时序逻辑电路

按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成

n位二进制计数器，需用n个具有计数功能的触发器。1.异步二进制加法计数器异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。二进制计数器12.2常用的时序逻辑电路

二进制数

Q2

Q1

Q0

0

0001

00120103

0114

1005101611071118000脉冲数(CP)二进制加法计数器状态表由二进制加法计数器的状态表可见：

每来一个时钟脉冲，最低位触发器翻转一次；高位触发器在相邻的低位触发器从1变为0进位时翻转。12.2常用的时序逻辑电路(1)异步二进制加法计数器可用

3个主从型

JK

触发器来组成异步3位二进制加法计数器由于计数脉冲不是同时加到各触发器，它们状态的变换有先有后，因而是异步计数器。Q2Q0Q1QJKF2CPQJKF1CPQJKF0清零CP计数脉冲下降沿触发翻转每来一个C翻转一次

当相邻低位触发器由1变0时翻转101012.2常用的时序逻辑电路异步二进制加法器工作波形2分频4分频8分频

每个触发器翻转的时间有先后，与计数脉冲不同步C12345678Q0Q1Q212.2常用的时序逻辑电路可用4个上升沿触发的D触发器来组成异步4位二进制加法计数器Q3Q2Q0Q1QDF3QDF2CPCPQDF1CPQDF0清零CP计数脉冲12.2常用的时序逻辑电路Q32分频4分频8分频16分频Q0Q1Q2C123456789101112131415164位异步二进制加法器工作波形12.2常用的时序逻辑电路用D触发器构成三位二进制异步减法器？？思考1、各触发器C应如何连接？各D触发器已接成T´触发器，即具有计数功能CP清零RDQDQQ0F0QDQQ0F1QDQQ3F212.2常用的时序逻辑电路2.同步二进制加法计数器异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因而工作速度较慢。同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。同步计数器组成原则:根据翻转条件,确定触发器级间连接方式—找出J、K输入端的联接方式。12.2常用的时序逻辑电路二进制加法计数器状态表

从状态表可看出：最低位触发器F0每来一个脉冲就翻转一次；F1：当Q0=1时，再来一个脉冲则翻转一次；F2：当Q0=Q1=1时，再来一个脉冲翻转一次。

二进制

数

Q2

Q1

Q0

0

0001

00120103

0114

1005101611071118000脉冲数(CP)12.2常用的时序逻辑电路四位二进制同步加法计数器级间连接的逻辑关系

触发器翻转条件J、K端逻辑表达式J、K端逻辑表达式F0每输入一C

翻一次F1F2F3J0=K0=1Q0=1J1=K1=Q0Q0=Q1=1J2=K2=Q1

Q0Q0=Q1=Q2=1J3=K3=Q1

Q1

Q0J0=K0=1J1=K1=Q0J2=K2=Q1

Q0J3=K3=Q2

Q1

Q0由J、K端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。（加法）（减法）12.2常用的时序逻辑电路三位同步二进制加法计数器

计数脉冲同时加到各位触发器上，当每个到来后触发器状态是否改变要看J、K的状态。RDQJKQQ0F0QJKQQ1F1QJKQQ2F2CP计数脉冲&&a)逻辑电路(1)三位同步二进制计数器12.2常用的时序逻辑电路CP12345678Q0Q1Q2

各触发器状态的变换和计数脉冲同步b)波形图12.2常用的时序逻辑电路例题[解]分析图示逻辑电路的逻辑功能,说明其用处。设初始状态为“000”。RDQJKQQ0F0QJKQQ1F1QJKQQ2F2CP计数脉冲

J、K端和C端的逻辑表达式

C0=C

K0=1

J0=Q2K1=1

J1=1C1=Q0J2=Q0Q1K2=1C2=C

1.写出各触发器12.2常用的时序逻辑电路各触发器J、K端和C端的电平为:

C0=C=0K0=1

J0=Q2=1K1=1

J1=1

C1=Q0=0J2=Q0Q1=0K2=1C2=C=0

驱动方程当初始状态为“000”时，RDQJKQQ0F0QJKQQ1F1QJKQQ2F2CP计数脉冲[解]12.2常用的时序逻辑电路011111CJ2=Q0Q1K2=1J1=K1=1K0=1

J0=Q2Q2Q1Q0011111011111111111011101011111000010012010301141005000由表可知，经5个脉冲循环一次，为五进制计数器。2.列写状态转换表，分析其状态转换过程C1=Q0由于计数脉冲没有同时加到各位触发器上，所以为异步计数器。状态循环图的写法12.2常用的时序逻辑电路异步五进制计数器工作波形CP12345Q0Q1Q212.2常用的时序逻辑电路8421码十进制加法计数器的状态表计数脉冲数

二进制数十进制数Q3Q2Q1Q00123456789100

0

0

0

0

0

0

10

0

1

00

0

1

10

1

0

00

1

0

10

1

1

00

1

1

11

0

0

01

0

0

10

0

0

00123456789进位(1)同步十进制加法计数器

与二进制加法计数器比较，来第十个脉冲不是由1001

变为1010，而是恢复0000。如果仍由四个主从型JK触发器组成。J、K端的逻辑关系式应作如下修改：第一位触发器F0，每来一个时钟脉冲就翻转一次，故J0=1，K0=1

；十进制计数器12.2常用的时序逻辑电路第二位触发器F1，在Q0=1

时再来一个时钟脉冲才翻转，但在Q3=1

时不得翻转，故，K1=Q0

；计数脉冲数

二进制数十进制数Q3Q2Q1Q00123456789100

0

0

0

0

0

0

10

0

1

00

0

1

10

1

0

00

1

0

10

1

1

00

1

1

11

0

0

01

0

0

10

0

0

00123456789进位第三位触发器F2，在Q1=Q0=1

时再来一个时钟脉冲翻转，故J2=Q1Q0，K2=Q1

Q0

；第四位触发器F3，在Q2=Q1=Q0=1

时再来一个时钟脉冲才翻转，当来第十个脉冲时应由1

翻转为0，故J3=Q2

Q1

Q0

，K3=Q0

。12.2常用的时序逻辑电路十进制同步加法计数器由上述逻辑关系可得出同步十进制加法计数器的逻辑图。RDQJKQF0QJKQF1CP计数脉冲QJKQF2QJKQQ3F3Q2Q1Q0&&&&12.2常用的时序逻辑电路Q0Q1Q2Q3CP12345678910十进制计数器工作波形12.2常用的时序逻辑电路RDQJKQF0QJKQF1CP计数脉冲QJKQF2QJKQQ3F3Q2Q1Q0&(2)异步十进制计数器6.1磁路和交流铁芯线圈电路小结

1、寄存器的工作原理、逻辑功能；2、寄存器的应用；3、计数器工作原理和应用思考十进制循环计数器怎样设计？555定时器主要内容：重难点：12.3555定时器555定时器的逻辑结构、工作原理及应用555定时器的工作原理及应用12.3555定时器电路功能灵活，应用范围广，只要外接少量元件用它可以构成单稳

态触发器、多谐振荡器和施密特触发器等多种电路。（1）555定时器的内部结构和功能1.分压器：由三个等值电阻构成2.比较器：由电压比较器A1和A2构成3.R-S触发器4.放电开关管T555定时器及其应用

555定时器是一种将模拟电路和数字电路集成于一体的电子器件。555定时器在工业控制、定时、检测、报警等方面有广泛应用。12.3555定时器VAVB输出端

电压控制端高电平触发端低电平触发端放电端复位端UCC分压器比较器R-S触发器放电管调转地++A1++A2QQRDSD5K5K5KVT245678311、电路结构12.3555定时器<2/3UCC<1/3UCC10>2/3UCC>1/3UCC01<2/3UCC>1/3UCC11>2/3UCC<1/3UCC00RDSDV6V2比较结果1/3UCC不允许2/3UCC++A1++A2..5K5K5KVAVBUCCRDSD56212.3555定时器V6V2<2/3UCC<1/3UCC>2/3UCC>1/3UCC<2/3UCC>1/3UCCQT10保持导通截止保持综上所述，555功能表为：QQRDSDVT输出RDSD101011QT10保持导通截止保持12.3555定时器1.由555定时器组成的多谐振荡器

多谐振荡器是一种无稳态触发器，接通电源后，不需外加触发信号，就能产生矩形波输出。由于矩形波中含有丰富的谐波，故称为多谐振荡器。

多谐振荡器是一种常用的脉冲波形发生器,触发器和时序电路中的时钟脉冲一般是由多谐振荡器产生的。(2)555定时器电路的应用12.3555定时器UCC++A1++A2QQRDSD...5K5K5KVAVB

VT13245678(复位端)(地)uO1.由555定时器组成的多谐振荡器接通电源通电前uC=0011100>2/3UCCRD=1SD=0..uCR1R2.+–C充电C放电1<1/3UCC12.3555定时器48562713+UCCuO.uC..CR1R2tp1tp22/3UCC1/3UCCRD=1SD=0Q=1Q=0T截止Q=0Q=1T导通RD=0SD=1tp1=(R1+R2)Cln2=0.7(R1+R2)Ctp2=R2Cln2=0.7R2CT=tp1+tp2=0.7(R1+2R2)C接通电源C充电C放电uCtOuOtO12.3555定时器.uC.+UCC4876213CR1R25.例：多谐振荡器构成水位监控报警电路

水位正常情况下，电容C被短接，扬声器不发音；水位下