EDA实验报告1组合逻辑电路的设计

PAGEPAGE10学院电子系实验报告学生姓名：班级：学号：课程：EDA技术实用教程实验题目：组合逻辑电路的设计实验地点：实验目的：1.熟悉QuartusⅡ的VHDL文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。2．加深FPGA\CPLD设计的过程，并比较原理图输入和文本输入的优劣。实验内容：1．首先利用QuartusⅡ完成2选1多路选择器（如图S1-1）的文本编辑输入(mux21a.vhd)和仿真测试等步骤。最后在实验系统上进行硬件测试，验证本项设计的功能。图S1-12．将此多路选择器看成是一个元件mux21a，利用原理图输出法完成图s1-2，并将此文件放在同一目录中。图s1-2编译、综合、仿真本例程，并对其仿真波形作出分析说明。最后在实验系统上进行硬件测试，验证本项设计的功能。3．七段数码管译码器（Decoder）七段数码管译码器（Decoder）的输入为4位二进制代码，输出为7个表征七段数码管代码的状态信号。下面为一个七段数码管译码器的VHDL源代码模型：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYdisplayISPORT(A：INSTD_LOGIC_VECTOR(3DOWNTO0);LED7S:OUTSTD_LOGIC_VECTOR(6DOWNTO0));END;ARCHITECTUREONEOFdisplayISBEGINPROCESS(A)BEGINCASEAISWHEN"0000"=>LED7S<="0111111";--X"3F"->0WHEN"0001"=>LED7S<="0000110";--X"06"->1WHEN"0010"=>LED7S<="1011011";--X"5B"->2WHEN"0011"=>LED7S<="1001111";--X"4F"->3WHEN"0100"=>LED7S<="1100110";--X"66"->4WHEN"0101"=>LED7S<="1101101";--X"6D"->5WHEN"0110"=>LED7S<="1111101";--X"7D"->6WHEN"0111"=>LED7S<="0000111";--X"07"->7WHEN"1000"=>LED7S<="1111111";--X"7F"->8WHEN"1001"=>LED7S<="1101111";--X"6F"->9WHEN"1010"=>LED7S<="1110111";--X"77"->10WHEN"1011"=>LED7S<="1111100";--X"7C"->11WHEN"1100"=>LED7S<="0111001";--X"39"->12WHEN"1101"=>LED7S<="1011110";--X"5E"->13WHEN"1110"=>LED7S<="1111001";--X"79"->14WHEN"1111"=>LED7S<="1110001";--X"71"->15WHENOTHERS=>NULL;ENDCASE;ENDPROCESS;END;编译、综合、仿真本例程，并对其仿真波形作出分析说明。最后在实验系统上进行硬件测试，验证本项设计的功能。实验过程截图：建立文件保存在指定文件夹编译仿真对引脚的定义使用模式0分别是a对应pin28b对应pin152s对应pin235y对应pin174进行下载操作成功后通过按键3可以使不同的频率被选择输入到174的SPEAKER从而发出不同的声音创建画布并使用上面的建立一个3选1的选择器编译仿真引脚定义a1=pin28a2=pin152a3=pin92s0=pin235s1=pin236outy=pin174下载到试验箱中通过点击键34可以选择发出三种不同的声音译码器文件的建立编译仿真下载实验代码：libraryieee;useieee.std_logic_1164.all;entitymux21aisport(a,b,s:instd_logic;y:outstd_logic);endentitymux21a;architectureoneofmux21aisbeginprocess(a,b,s)beginifs='0'theny<=a;elsey<=b;endif;endprocess;endarchitectureone;实验总结及心得体会：在选择引脚的配置上，首先要选择正确的芯片型号，再配置正确的引脚号。二选一选择器可以通过组合，变成三选一，四选一选择器。七段数码管为四个输入七个输出，在仿真