正弦信号发生器实验报告书

正弦信号发生器摘要：本系统由FPGA，单片机控制模块，键盘，DAC输出电路构成。用单片FPGA实现了DDS，产生稳幅正弦波，并通过控制查询不同的ROM表或输入信号和调制信号相乘等方案，在数字域实现了AM，ASK，FSK等三类调制信号。单片机控制输出控制字和三类调制信号的选择。正弦波输出频率范围在1KHz~10MHz之间，输出频率符合基本要求，输出电压幅度再接50Ώ负载电阻后峰峰值满足也基本要求，最后输出波形在示波器显示无明显失真。整个电路结构紧凑，电路简单，功能强大，可扩展性强。一、方案论证与比较根据题目要求，基本部分主要输出稳定的正弦信号，而发挥部分则要实现调制信号的输出。正弦信号输出方案方案一：采用专用信号发生器。MAX038是美信公司的低失真单片信号发生器集成电路，内部电路完善。使用该芯片，设计简单，可以生成同一频率信号的各种波形信号，但频率精确度和稳定度都难以达到要求。方案二：采用直接数字合成（DirectDigitalSynthesizer）方案。DDS的原理框图如图1。图1DDS的原理框图DDS是一项关键的数字化技术。DDS是直接数字式频率合成器（DirectDigitalSynthesizer）的英文缩写。与传统的频率合成器相比，DDS技术频率分辨率高、转换速度快、信号纯度高、相位可控、输出信号无电流脉冲叠加、输出可平稳过渡且相位可保持连续变化等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。它从”相位”的概念出发进行频率合成，这种方法不仅可以产生不同频率的正弦波,而且可以控制波形的初始相位，还可以用DDS方法产生任意波形(AWG)。方案论证：从题目要求来看，上述两种方案都可以满足题目合成频率范围的要求，但信号发生器产生的频率稳定度、精确度都不如DDS合成的频率；另一方面，DDS较信号发生器更容易精确控制，所以我们选择DDS方案进行频率合成。2.信号调制模块a.ASK（OOK）信号合成方案一：两路信号同时输入，一路是输入信号，另一路为接地，通过选择信号的选择，输出ASK（OOK）。原理框图见图2。图2ASK调制信号输出 方案二：调制信号和载波信号通过乘法器，输出ASK信号。图3乘法器相乘输出ASK信号调制信号波形：图载波信号波形：图理论输出ASK波形：图方案论证：从两种方法看，都可以实现ASK的信号输出，但利用乘法器直接相乘输出较通过选择开关来输出更为简洁，方便。所以我们通过使用一个乘法器选择输出一个ASK信号。b.PSK信号合成方案一：调制信号和载波信号通过乘法器，输出PSK信号。图7 PSK调制信号输出（方案一）方案二：两路信号同时输入，一路是正弦输入信号，另一路为反向输入信号，通过选择信号的选择，输出PSK。原理框图见图8。图8PSK调制信号输出方案论证：方案一中调制信号需要通过码型变换，过程较方案二直接选择载波信号和反向正弦载波信号的输出复杂，直接选择输出只要建立两个ROM表，就可以选择输出PSK。所以我们通过一个选择开关输出PSK波形。c.AM信号合成方案一：通过不同的时钟查询不同的ROM，输出两路不同频率的正弦信号取高10位加上A/2，也就是加上512，然后加上第三个ROM表中的输出信号，得到所需要的AM信号。原理框图如图9图9AM调制信号（方案一）方案二：通过DDS的生成的频率可控正弦载波信号减去512后与减去512后调制信号通过乘法器相乘，输出信号除以2，其中高10位加上512与低10位信号相加即可得到AM输出信号。图10AM调制信号（方案二）注：因为最后通过DA输出必须要无符号数，加上512起到了抬高波形的作用。方案论证：从题目要求看，两种方案都可以实现AM波形的输出，但是第1种方案需要重新建立ROM表，占用资源。第2种方案可以利用原先建立好的DDS直接合成输入信号，节约资源，节省空间。所以我们选用第二种方案实现AM信号输出。信号调制模块方案一：采用AD公司的DDS专用芯片AD9851合成AM的载波，采用传统的模拟调制方式来实现AM调制。但这种方案的缺点是需要额外的模拟调制AM调制的电路，且模拟调制电路难免引入一定的干扰，而且此方案中PSK的调制也不好实现。方案二：采用AD9851合成AM的载波，将AM调制信号离散化形成数字信号，使AM调制的频率偏移通过改变AD9851的频率字来实现。这种设计方案减少了AM调制过程中引入的干扰，也大大简化了AM调制电路的设计。但是AM调制还是需要模拟乘法器，而PSK的调制也需要额外的电路。方案三：采用AD公司的AD9856作为调制芯片。AD9856是内含DDS的正交调制芯片，可以实现多进制的数字幅度调制，多进制的数字相位制和和多进制的数字幅度相位联合调制。AM，PSK和ASK调制都可以通过它实现。但是AD9856不便于调频，且控制复杂。方案四：采用FPGA＋DAC来实现DDS。这样通过FPGA在数字域实现频率合成然后通过DAC形成信号波形。由于信号都是由FPGA在数字域进行处理，可以很方便的将AM等调制在数字域实现。所有调制电路的功能都由FPGA片内的数字逻辑电路来实现，整个系统的电路设计大为简化，同时由于数字调制避免了模拟调制带来的误差和干扰，大大提高了调制的性能，而且硬件电路设计的软件化，使得电路设计的升级改进工作大为简化。方案论证：上述方案中，方案四的电路最为精简，调制性能也最好。通过此种方法已经达到了本题发挥部分的指标要求，所以选择方案四来实现信号的制。二.系统总体设计（1）系统总体框图如图图11总体设计框图（2）单片机小系统用户设置330单片机小系统控制字数据，使能控制，cp控制以及清零控制，实现整体信号调控输出，通过频率控制字实现调制信号不同频率输出，单片机通过按键输入，负责用户的交互和整个系统的控制。（3）DDS及调制电路模块DDS及调制电路模块由FPGA和DAC构成。FPGA负责在数字域实现正弦波的合成、AM调制信号的合成，产生ASK和PSK的调制信号并完成ASK、PSK的调制和AM调制，然后控制DAC输出波形。三.主要单元电路工作原理及分析计算（1）DDS模块设计相位累加器，它由一个加法器和一个相位寄存器组成；每来一个时钟，相位寄存器以步长增加，相位寄存器的输出与频率控制字(M)相加，然后输入到正弦查询表地址上。Sin表的大小为2^8=256，累加器的高8位用于寻址Sin表.时钟频率为50MHZ,若累加器按步进为M地累加直至溢出，称M为频率控制字。正弦查询表包含一个周期正弦波的数字幅度信息，每个地址对应正弦波中0~360度范围的一个相位点。查询表把输入的地址相位信息映射成正弦波幅度的数字量信号，驱动DAC，输出模拟量。正弦查询表有matlab计算产生，并生成一个HexadecimalFile(ROM表长度8位、位宽10位)DDS的最小分辨率实验中fc选择5oMHZ最小分辨率为2.98HZDDS的输出频率实验中M可选1~524287中任意数，为最少有50点，所以M选择1~3355544中任意数，此时输出频率可从2.98~1000KHZ。调制电路模块的实现调制电路的实现在方案设计中已经详细介绍，在此不在赘述。ASK，PSK，AM,正弦信号各个单元的调制电路组合在一个文件中通过选择器，单片机按键控制输出不同的调制信号。原理框图如图。控制电路模块的实现mcp键：脉冲控制频率控制字mclr键：清零键fc键：50M晶振fcen键：使能X键：频率控制字sin输出：查询正弦ROM得到的正弦波信号rev_sin输出：查询反向正弦ROM得到的正弦波信号四.系统程序设计（1）单片机按键控制电路模块的实现本设计目的是接收用户键盘输入的数据（信号参数的预制、选择和步进）和控制指令。根据题目要求，本软件设计了键盘输入，数码管显示。用户可通过键盘选择菜单项设置输出信号或选择输出信号（正弦波、模拟调幅波、模拟调频波等）。当用户选择输出时，程序把设置的参数送至FPGA，并对FPGA发出控制命令使其输出需要的信号。单片机控制是电路实现的控制核心，我们使用330单片机和FPGA逻辑电路完成了调制信号的输出。其中单片机的程序框图如图所示。图软件流程图注：控制程序见附录（2）数字逻辑设计本系统的所有数字逻辑电路都由FPGA实现。FPGA选用的是Altera公司的Cyclone系列FPGA――EP1C3T144C8。此芯片有LE约3000个，片内RAM有52Kbits。FPGA的数字逻辑电路负责在数字域实现AM调制信号的频率合成和生成ASK和PSK的调制信号（仅通道一有上述功能），正弦波（载频）的频率合成，完成ASK，PSK，AM在数字域的调制，然后控制DAC形成正确的波形信号。PSK调制的实现：本系统中PSK调制是通过两个ROM，其中一个为反向的sin的ROM表来间接实现PSK调制。AM调制直接在FPGA内用数字乘法器实现；ASK调制直接用开关选通载频信号或是截断载频信号，由于DAC中零电平的量化字是512，所以零电平是常数512。原理框图如下图。图QuartusII软件整体程序框图图QuartusII软件ddss模块程序框图五．调试调试过程主要围绕FPGA+DAC为核心的DDS信号输出和调制模块进行。利用EDA软件QuartursII提供的嵌入式内置逻辑分析仪，通过JTAG口实时观察FPGA内部信号，以便及时发现、定位和修复FPGA当中存在的逻辑错误。DDS与单片机接口采用了自定义的类SPI接口形式，在调试过程当中，首先通过330单片机开发软件对单片机程序进行软仿真，结合示波器确定单片机发出的命令控制字的有效性，接着通过EDA软件QuartursII提供的嵌入式内置逻辑分析仪确认DDS内部接口逻辑的正确性。六.系统测试及数据分析测试仪器：数字万用表、数字示波器、函数信号发生器、330单片机、FPGA+DAC输出。正弦波频率范围测试将输出接50Ώ负载，对输出电压进行测试，测得的结果如下表所示。设置频率（Hz）实测频率（Hz）Vpp(V)762.9762.27.121.526K1.5252K7.123.052K3.0510K7.129.155K9,1546K7.1212.207K12.2011K7.1224.414K24.4142K7.1248.828K48.8285K7.1297.656K97.6570K7.12195.312K195.314K7.12390.625K390.628K6.96781.250K781.256K6.241.562500M1.56251M4.244.687500M4.68754M0.87510.93750M10.9375M0.144结论：经测试，实测频率与实际设置频率基本一致，电压输出峰峰值在频率较低处基本相符，在频率较高处会出现一定程度的失真。波形输出ASKPSKAM七.结论经测试，由单片机、FPGA结合DAC构成的正弦信号发生器达到了题目提出的所有要求，并在大部分指标上有所超越。由于采用了较为灵活的设计方案，本系统具有结构紧凑，电路简单，功能强大，可扩展性强的特点，并且调试相对容易，进度可控制性强。附录1JX的VHDL如下：IBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;ENTITYJXISPORT(CP:INSTD_LOGIC;CLK:OUTSTD_LOGIC);ENDJX;ARCHITECTUREONEOFJXISSIGNALN:STD_LOGIC_VECTOR(9DOWNTO0);BEGINPROCESS(CP)BEGINIF(CP'eventandCP='1')THENN<=N+1;ENDIF;IF(N<"1111101000")THENIF(N<"111110100")THENCLK<='1';ELSECLK<='0';ENDIF;ELSEN<="0000000000";ENDIF;ENDPROCESS;ENDONE;SINFP的VHDL如下：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;ENTITYSINFPISPORT(CP:INSTD_LOGIC;CLK:OUTSTD_LOGIC);ENDSINFP;ARCHITECTUREONEOFSINFPISSIGNALN:STD_LOGIC_VECTOR(5DOWNTO0);BEGINPROCESS(CP)BEGINIF(CP'eventandCP='1')THENN<=N+1;ENDIF;IF(N<"110010")THENIF(N<"011001")THENCLK<='1';ELSECLK<='0';ENDIF;ELSEENDIF;ENDPROCESS;ENDONE;Sel的VHDL如下：libraryieee;useieee.std_logic_1164.all;entityselisport(ra,rb:instd_logic_vector(9downto0);s:instd_logic;psk:outstd_logic_vector(9downto0));endsel;architecturebehaveofselisbeginprocess(ra,rb,s)beginifs='1'thenpsk<=ra;elsepsk<=rb;endif;endprocess;endbehave;Shift的VHDL如下：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned;useieee.std_logic_arith.all;entityshiftisport(cp,x,clr:instd_logic;m:outstd_logic_vector(24downto0));endshift;architecturebehaveofshiftissignaliq:std_logic_vector(24downto0);signaln:integerrange0to26;beginprocess(cp,clr,x,iq,n)beginifclr='1'thenn<=0;iq<="0000000000000000000000