数字逻辑实验报告(全加器)_第1页
数字逻辑实验报告(全加器)_第2页
数字逻辑实验报告(全加器)_第3页
数字逻辑实验报告(全加器)_第4页
数字逻辑实验报告(全加器)_第5页
已阅读5页，还剩1页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

PAGE2成绩：成绩：实验报告课程名称：数字逻辑实验实验项目：一位全加器的原理及实现姓名：专业：计算机科学与技术班级：计算机14-8班学号：计算机科学与技术学院实验教学中心2015年12月15日哈尔滨理工大学计算机科学与技术学院实验教学中心实验报告哈尔滨理工大学计算机科学与技术学院实验教学中心实验报告实验项目名称：一位全加器的原理及实现实验要求设计一个一位全加器，实现全加器的功能。二、实验目的掌握一位全加器的设计方法原理和使用，熟悉掌握数字电路设计步骤和方法。三、实验内容全加器功能分析：全加器是能够计算低位进位的二进制加法电路。与半加器相比,全加器不只考虑本位计算结果是否有进位,也考虑上一位对本位的进位,可以把多个一位全加器级联后做成多位全加器。全加器有三个输入端：被加数Ai、加数Bi、相邻低位进位Ci-1，两个输出端：本位和Si以及相邻高位进位Ci。由功能分析，一位全加器真值表如下：输入输出Ci-1AiBiSiCi0000000110010100110110010101011100111111由上表可以得到一位全加器各输出的逻辑表达式：由以上2式可以画出逻辑电路图，如下：四、实验步骤建立一个新的文件夹打开QuartusⅡ后，新建工程，输入工程名。选择仿真器件，器件选择FLEX10K，芯片选择EPF10K10TC144-4。新建“BlockDiagram/SchematicFile”文件画逻辑图并编译。新建“VectorWaveformFile”波形文件，设置好输入的波形，保存文件并分析仿真波形。选择“Assignments”->“Pins”，绑定管脚并编译。选择“Tools”->“Programmer”点击“Start”下载到芯片并进行逻辑验证。五、实验设备LP-2900逻辑设计实验平台，计算机，QuartusⅡ六、实验结果Ci-1端输入波形周期为200微秒Ai端输

人人文库> 全部分类> 应用文书 > 作业报告

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论