sip封装及散热技术

SIP封装及其散热技术

主讲人：杨邦朝教授一、SIP发展及其散热问题二、存储器封装的发展趋势及散热问题三、CPU封装的发展趋势及散热问题四、结论与展望一、SIP发展及其散热问题

SOC与SIP？

SOC是以IC前端制造技术为基础，而SIP则是以IC后段封装制造技术为基础。SOC又称系统单芯片，具有功耗小、性能高及体积小等优点，系统单芯片在集成不同功能芯片时，芯片制造上尚面临着一些有待克服的课题，其技术发展目前尚不完全成熟，产业的投入风险较高，因此产生了SIP的概念。

SIP技术是目前IC封装的发展的必然趋势。SIP是指将具有全部或大部分电子功能，可能是一系统或子系统也可能是组件（Module），封装在同一封装体内。在本质上，系统级封装不仅是单芯片或多芯片的封装，同时可含有电容、电阻等无源器件，电子连接器、传感器、天线、电池等各种元件，它强调功能的完整性，具有更高的应用导向性。图1SIP概念图

目前，SIP的型式可说是千百万化，就芯片的排列方式而言，SIP可能是2D平面或是利用3D堆叠,如图2(a)；或是多芯片封装（Multi-chipPackage；MCP）以有效缩减封装面积，如图2(b)；或是前述两者的各种组合,如图2(c)。图2（a）3D堆叠封装型态结构的SIP，（b）多芯片封装结构的SIP（Amkor），（c）组合式封装结构的SIP（Amkor）(b)(c)更广义的SIP更包含了内埋置无源器件或有源器件的功能性基板结构，以及包含光电器件集成为一体的设计等，如图3所示。图3含有功能性基板及光电器件的SIP结构（ITRI）SIP结构所产生的散热问题大致有以下几点：

芯片堆叠后发热量将增加，但散热面积并未相对增加，因此发热密度大幅提高；多芯片封装虽然仍保有原散热面积，但由于热源的相互接近，热耦合增强，从而造成更为严重的热问题；内埋置基板中的无源器件也有一定的发热问题，由于有机基板或陶瓷基板散热不良，也会产生严重的热问题；由于封装体积缩小，组装密度增加，使得散热不易解决，因此需要更高效率的散热设计。评估IC封装热传导问题时，一般采用热阻的概念。由芯片表面到环境的热阻定义如下：热阻大表示器件传热阻抗大，热传困难，因此较容易产生热的问题，热阻小表示器件传热较容易，因此散热问题较小。除了几个不同热阻值的定义之外，还有热传特性参数等定义，了解不同热阻的定义及用途，对于电子热传设计非常重要。不同热阻组成的热阻网络，可分析器件热传特性。分析SIP封装时，两类重要的结构特性分别是3D堆叠芯片封装及多芯片封装，对散热都有显著的影响，在传热分析上和单芯片封装的概念是相同的，都可以用热阻网络来解析。3D芯片堆叠封装或多芯片封装则较为复杂。以散热路径来看，封装中芯片产生的热主要分成向上和向下两部分，向上部分的热会透过封装上表面传递到环境空间，向下的热则是透过PCB或陶瓷基板传递到环境空间。在自然对流条件下可假设封装产生的热大部分都往下传，因此向上的热阻路径可以忽略。图4（a）芯片堆叠结构的热传路径及热阻网络；（b）多芯片并列结构的热传路径及热阻网络对于3D芯片堆叠而言，热源是以串联方式增加，因此器件发热密度相应增加，如图4（a）所示。而多芯片封装则有不同的热阻网络架构，并联的热源使发热密度大幅度增加，如图4（b）所示。分析结果显示，对相同发热量的芯片而言，堆叠芯片封装中越下方的芯片温度越低，而多芯片封装中相同尺寸的芯片温度会比较接近。Interposer图5SIP封装散热设计例Underfill对于SIP封装而言，若要从内部传出热量，必须缩短传热路径或减少路径中的热阻。这可通过由改变布局设计（Layout）或是封装结构实现，也可由增加材料热传性能来实现，另外则可由外加均热片或散热片来降低热源的集中。以图5的例子而言，当环境对流明显时，可把产生最热的芯片放置在最外面的内插板上来增加和空气接触的面积，或者通过提高内插板的热传导系数，甚至使用较薄的内插板和芯片，可以降低热阻和增强封装结构热的性能。此外也可使用散热通道（ThermalVias）来降低芯片表面到空气（JunctiontoAir）的热阻。对于SIP热传而言，如果使用有机材质的基板，则其热传导性很低，因此热阻很大，基板的散热设计就显得相对重要，可通过增加铜箔层或是散热通孔来增强效果。对于SIP的热传问题，目前的相关研究并不多，例如图6是Amkor公司开发的利用两个芯片SIP封装技术的DC-DC变换器的结构。在散热设计上利用陷入阵列（LandGridArray；LGA）的封装结构，在热通孔里镀上铜（Cu）以加强基底的热传散热效果，进而得到较高的热性能。

图6amkor公司SIP封装技术的DC-DC整流器的结构剖面图由图7的ANYSY热传分析结果显示，其较高温度的地方出现在两个芯片所在的地方，由于采用了合理的散热设计，使得发热问题得到很大的改善。图7ANSYS模拟SIP结构的DC-DC整流器的温度分析图8（a）及图8（b）所示的分别是Toshiba公司同样针对并列芯片和堆叠两芯片的SIP结构所做的热分析结果。由图中看出，其在自然对流空气中，并列芯片的SIP温度分布比堆叠的SIP有较显著的均匀温度分布；而堆叠的SIP其高温温度值较集中在芯片的附近，越远离芯片处则温度较低。然而就芯片周围的温度分布强度来看，堆叠的SIP所造成的高温强度相对强很多。(a)(b)图8（a）并列芯片SIP的热流模型（自然对流）；（b）堆叠SIP的热流模型（自然对流）二、存储器封装的发展趋势及散热问题目前的DIMM封装量产型式仍是以DIP、SOP/TSOP、QFP/TQFP等传统封装结构为主。以往SDRAM及大多数DDRSDRAM均采用TSOPII封装，但随着DDRSDRAM的时钟频率的提高，且为满足产品轻、薄、短、小与系统整合的需求，各种样式的封装结构不断推陈出新，逐渐开始采用了CSP标准的封装，如µBGA、TinyBGA、WindowBGA、晶圆级封装（WaferLevelChipScalePackage，WLCSP）和FBGA等，而为了增加组装密度，各式的3D堆叠式封装也渐渐受到重视。

从发热量来看，闪存及SRAM的发热量很小，散热问题不大，但是在高速的DIMM模块中，目前发热量为0.5W/Package，随着时间的推移，到了DDRII规格时的发热量会高达1.0W/Package以上，热传导所造成的问题将逐渐被凸现出来。由于存储器模块体积有限，因此散热设计相对较为困难，加上系统内部风流场常受其他装置阻挡破坏，因此如何利用封装自身结构的特性来提高散热能力，将直接决定存储模块性能的优劣。目前新一代的存储器封装开始采用WindowBGA的形式，与一般TSOP封装的体积相比足足小了约50%，因此在相同面积的SO-DIMMPCB板上，可多放置一倍的存储器芯片数，进而增加一倍的存储容量，而WindowBGA在电性上也有相当的优势。此外，如图9所示其内部接线也较短。图9WindowBGA的封装结构与其热传路

WLCSP晶圆级芯片封装方式的最大特点是能有效的缩小封装体积，如图10所示。WLCSP封装除了电性优异外，相较于FBGA与TSOP封装，WLCSP少了介于芯片与环境的传统密封塑料或陶瓷衬底，同时也少了介于芯片与PCB间的基板，因此IC芯片运算时的热量能更能有效的散逸，而不致增加封装体的温度，而此特点对于散热问题帮助极大。图10WLCSP的封装结构与其热传路WLCSP的热阻值，不论是Rja、Rjb或Rjc，都较其它型式封装体小，如图11所示

Rja－芯片到环境热阻Rjb－芯片到基板热阻Rjc－芯片到壳热阻图11WLCSP与TSOC及FBGA的封装热阻比较一些存储器封装目前也开始朝芯片堆叠或是封装堆叠的形式发展，并可有效的整合不同功能的芯片于同一封装体中，从而大幅度减小了电子组装的尺寸与体积，更能达到SIP的功能。此外，若由散热锡球、散热通孔及外露铜箔层的综合散热设计，则可使3D堆叠构装的散热效能大幅度改善。图12为其结构示意图。图12以锡球形态接合的3D堆叠封装3D堆叠封装结构的热分析如图13所示，分别为单层、双层堆叠及三层堆叠的芯片构装与自然对流状态下的热流模拟，其发热功率设定为1W/Package。(a)(b)(c)图133D堆叠构装在自然对流状态下，发热功率1W/Package的温度场分布，（a）单层芯片；（b）堆叠两层芯片；（c）堆叠三层芯片由分析结果发现，堆叠式封装体的芯片堆叠数越多，热传问题越严重。堆叠构装中下层的芯片可由锡球传导将热向下传递到基板，而上方芯片由于自然对流散热效果较差，造成表面温度也因此较高。三、CPU封装的发展趋势及散热问题

由CPU封装的发展角度来看散热问题是最明显的例子，以Intel的CPU为例，由早期8086的陶瓷DIP（Dual-in-LinePackages）封装，到486及Pentium的PGA封装。在功能整合的要求下，双槽陶瓷PGA（Dual-CavityCeramicPGA）发展成为PentiumProCPU的设计核心，而Pentium2的OLGA卡式模组的设计虽然使得功能更为提高，但也加大了封装的体积。随着IC向高密度集成及高密度封装的发展趋势，目前所有的CPU都已不采用线焊形式的芯片连结方式以及陶瓷封装形式，取而代之的是有机基板封装及倒装芯片形式的芯片连结方式。使得I/O脚数更多，电性功能更强，体积更小，成本也更低。2001年10月Intel披露其正在发展新一代的封装技术—无焊内建层技术封装BBUL（BumplessBuild-UpLayer）来替代FC技术。（a）（b）图15（a）BBUL封装图及其（b）剖面结构图BBUL技术的优点：相对于目前的FC-BGA而言，BBUL技术并不需通过锡球焊点（SolderBump）的生成而直接嵌入BT基板中，与FC相较，由于3µm厚的铜垫取代了FC封装中的90µmBump的高度，因此整体高度约可缩减至FC的一半；约0.9mm，而这也顺理成章的缩短了传统FC透过Underfill及SolderBump的传热路径。此外，由于布线长度更短，因此可以直接在表面基层进行布线处理。由于不采用Underfill也去除了Underfill内部的空孔问题。对此技术评估认为可以将CPU上的寄生电感降低至少30%，处理器的功耗也因此可降低至少25%。此外，另一优点在于可内置多个芯片在相同的BBUL封装体中，例如将CPU与Chipser同时埋入相同的封装体内。在热性能方面，BBUL结构与传统的FC-BGA差异不大，透过数值软件的模拟比较，发现其在散热上只较FC-BGA约差2.5%，主要是因为FC-BGA扩散热的能力较BBUL的增层扩散热量好。BBUL技术的开发成功将可使现今的时钟频率提高数倍，按照Intel的估计，应用BBUL封装技术后在未来几年内将设计出操作频率超过20GHz的CPU产品。从散热角度分析，由于CPU的发热密度大，因此在设计上散热问题一直占有很重要的地位。从早期的陶瓷封装到目前的FC-BGA封装，散热问题一直起着很重要的作用。在传统FC-BGA封装中，芯片上方结构未加任何散热装置时，热量的传递主要透过衬底及锡球焊点，占了约80—90%，如图16（a）所示。然而，一旦附加辅助的散热结构后，如图16（b），则整个散热途径不变，转变成80—90%通过封装上表面散逸出去。图16（a）无附加散热装置的FlipChip散热途径架构，（b）附加散热装置的FlipChip散热途径架构由于CPU的高发热量和封装器件散热途径的改变，使得散热设计的重心也随之向封装上边的路径转移，并采用强制对流空冷的散热模组设计，因此散热的设计就集中在从芯片到外壳及外壳到环境两个方面，如图17所示。图17芯片散热途径热阻示意图散热解决策略

从芯片到外壳的封装是散热设计中的最重要的部分，但是由于受限于封装结构及尺寸，因此目前的散热设计的重点是如何将芯片的发热均匀化，