ASIC和FPGA的界限日益模糊它们还有什么区别

ASIC和FPGA的界限日益模糊，它们还有什么区别随着处理器被添加到传统FPGA中，可编程性被添加到ASIC中，FPGA和ASIC的分界线日益模糊。FPGA变得比之前更加流行了。现在的FPGA不再只是查找表（LUT）和寄存器的简单组合了，它已经成为系统探索的架构，以及验证未来ASIC设计架构的桥梁。从基本的可编程逻辑器件到复杂的SoC器件，当今的FPGA家族阵营极其庞大。在包括汽车和其它应用的AI、企业网络、航空航天、国防和工业自动化等各种应用领域，FPGA使得芯片制造商可以在必要时以更新的方式部署实施系统。在这种标准、协议和最佳实现仍然在探索中，而且要求具备成本竞争力的新兴市场中，FPGA的灵活性至关重要。这就是赛灵思决定在其ZynqFPGA中添加ARM内核以创建FPGASoC的原因所在，Aldec市场总监LouiedeLuna表示。“最重要的是，供应商已经改进了工具流程吗，这使得人们对Zynq产生了很大的兴趣。他们的SDSoC开发环境看起来很像C语言，对开发人员很友好，因为应用程序通常是用C语言编写的。他们将软件功能放到开发环境中，允许用户将这些功能分配到具体的硬件上。”其中有些FPGA不只是像SoC，他们本身就是SoC。“他们可能包含多个嵌入式处理器、专用计算引擎、复杂接口以及大容量存储器等，”OneSpinSolutions综合验证产品专家MuhammadKhan说。“系统架构师规划并使用FPGA的可用资源，就像他们在ASIC上所做的那样。设计团队使用综合工具将他们的SystemVerilog、VHDL或SystemCRTL代码映射到基础逻辑元素中。对于大部分设计过程来说，专门针对FPGA或ASIC或全定制芯片的设计差异正在减少。”ArterisIP首席技术官TyGaribay非常熟悉这一演变。“赛灵思2010年开始在Zynq上实践这种路线，他们定义了一款产品，把ARMSoC的硬宏纳入到了当时现有的FPGA中，”他说。“然后，Altera招募了我做基本上同样的事情。它的价值主张在于许多客户都想要SoC子系统，但是SoC的特性尤其是处理器那部分并不适合综合到FPGA中。将这种级别的功能嵌入到实际的可编程逻辑中令人望而却步，因为它几乎用尽了整个FPGA的资源。但是它可以作为整个FPGA芯片的一小部分或一小部分，作为一个硬性的功能而存在。虽然你没有为SoC提供真正可重构逻辑的能力，但是它们可以通过软件编程，以这种方式改变功能。”“这意味着，这种结构可以同时具备软件可编程功能、硬宏和硬件可编程功能，他们可以一起工作，”他说。“这类期间有一些相当理想的目标市场，尤其是在低成本的汽车控制领域，在这种系统中一般都会以中等性能的微控制器搭配FPGA，现在客户会说，‘我现在可以将整个功能放到FPGA芯片的硬宏上，以减少电路板空间，减少BOM并降低功耗。’”这也符合过去30年FPGA的发展趋势。最初的FPGA只是可编程结构和一组I/O。随着时间的推移，内存控制器、SerDes、RAM、DSP和HBM控制器都慢慢地被硬化了。Garibay说：“FPGA供应商一直在继续增加芯片面积，同时也在继续增加越来越多的硬逻辑，这些逻辑被相当大比例的客户群普遍使用。现在，这些硬逻辑转变成软件可编程器件。在ARMSoC之前添加的大多数东西都是不同形式的硬件，主要与I/O有关，但也包括DSP，DSP有足够的应用计划，因此，通过将DSP硬化，可以节省可编程逻辑门。”市场可能性这种方式基本上已经把FPGA变成了具有多种可能性的瑞士军刀。“如果你往回看，FPGA只是一堆LUT和寄存器，而不是门，”NetSpeedSystems市场和业务开发副总裁AnushMohandass说。“这里有一个典型问题。如果您将任何通用器件和专用器件进行比较就会发现，通用计算可以提供更大的灵活性，而专用计算可以提供性能或效率优势。赛灵思和Altera一直试图越来越多地融合通用计算和专用计算，他们注意到，几乎每个FPGA客户都拥有DSP和某种形式的计算。所以他们在FPGA里面加入了ARM内核、DSP内核，还加入了所有不同的PHY和常用模块，他们把这些东西硬化了，使得效率更高，并且性能曲线变得更好。”这些新功能为FPGA在各种新兴市场和现有市场中发挥重要作用打开了大门。“从市场角度来看，您可以看到FPGA肯定会进入SoC市场，”Synopsys的高级营销总监PiyushSancheti表示。“是做一个FPGA还是做一款成熟的ASIC牵扯到经济问题。它们的界限开始变得模糊不清，我们看到越来越多的公司-特别是在某些市场上-正在在量产阶段使用成本更低的FPGA。”从历史上看，FPGA主要用于原型阶段，在生产用途而言，它仅限于航空航天、国防和通信基础设施等市场，Sancheti说。“现在市场正在扩展到汽车、工业自动化和医疗设备。”AI：一个蓬勃发展的FPGA市场一些系统供应商/OEM采用FPGA，希望优化其IP或AI/ML算法性能。NetSpeed的Mohandass表示：”他们想要打造自己的芯片，对其中很多人来说，做ASIC可能有点吓人。他们也可能不想花费3000万美元的晶圆成本来获得芯片。对他们来说，FPGA是一个有效的切入点，他们拥有独特的算法、自己的神经网络，他们想要工程化，看看它是否能够提供他们所期望的性能。”西门子子公司Mentor的CatapultHLS综合与验证高级产品营销经理StuartClubb表示，目前AI应用面临的挑战是量化。“需要什么样的网络？我如何建立这个网络？什么样的内存架构？即便你只有几层神经网络，当你获得很多采用若干系数的数据之后，很快就会转化成为数百万个系数，存储带宽也会变得非常恐怖。没有人真正知道正确的架构是什么。如果你不知道答案，你肯定不会直接上来就设计一个ASIC。”在企业网络领域，最常见的问题是密码标准似乎一直在变化。Mohandass表示：“与其尝试构建一颗ASIC，不如将密码引擎放在FPGA中设计。“或者，如果您在全球网络中进行任何类型的数据包处理，FPGA仍然能够为您提供更多的灵活性和更多的可编程性。这就是灵活性的用武之地，他们也已经利用了这种灵活性。你可以称之为异构计算，它看起来仍然像一个SoC。”新规则随着新一代FPGASoC的投入使用，旧规则不再适用了。“具体来说，如果你还在电路板上进行调试，那就太落伍了，”Clubb指出。“虽然在开发板上进行调试被认为是一种成本较低的解决方案，但这是在早期阶段使用的手段：‘它是可编程的，您可以在它上面放置一个示波器，观察一下现象，看看发生了什么。如果发现了一个错误，我可以修复它，在一天内修改代码，然后将它重新烧录到电路板上，然后再定位下一个bug，‘这太疯狂了。在员工的时间不被视为成本的很多公司，管理层不会购买模拟器或系统级工具或调试器，因为’我付了钱让这个人完成工作，我会一直训他，直到他努力工作。‘”这种行为仍然很常见，Clubb说，因为有很多公司实行10%的末位淘汰，以鞭策每个员工好好干活。但是，FPGASoC是真正的SoC，需要严格的设计和验证方法。“器件可编程不会真正影响设计和验证，”Clubb说。“如果你要设计一颗SoC，你可以按照我听很多客户说起过的‘乐高’工程，采用框图式的方法。我需要一颗处理器、一块内存、一颗GPU、一些其他零件、一个DMA内存控制器、WiFi、USB和PCI，这些都是您组装用的’乐高‘积木。麻烦之处在于必须验证它们能够工作，并且能够一起工作。”不过，FPGASoC系统开发人员正在迅速掌握SoC从业者们关注的验证方法。“因为［使用FPGA］的成本更低，所以FPGASoC系统开发人员的思考方式和传统的芯片SoC开发人员不同，传统SoC开发人员的处理思路是’这将花费我200万美元，所以我最好做好万全的准备‘，“Clubb说。“但是如果你花费200万美元开发FPGA，没搞对，现在你将需要花费三个月的时间修复这些bug，这也是需要考虑的成本。开发团队有多大？要花多少钱？没有及时上市的惩罚是什么？这些都是非常难以清晰量化的成本。如果您处于消费领域，需要在圣诞节期间及时上市的产品上几乎不可能使用FPGA，所以这有一个不同的优先级。在定制芯片中做一款SoC需要面临巨大的整体成本和风险，因此越来越少见了。众所周知，这个行业正在整合，大玩家越来越少。每个选手都必须找出一种方式实现自己的设计，这些FPGASoC可以帮助实现这一目标。”新的折衷选择Sancheti说，很多工程团队不介意更换目标器件。“我们看到许多公司创建RTL并对其进行验证，但几乎不知道他们最终会选择FPGA还是ASIC，因为这个决定可能会变很多次。你可以从FPGA开始，当达到一定数量后，如果ASIC成本更低，就转到ASIC上。”这种局面对于今天的AI应用领域尤其普遍。eSilicon营销副总裁MikeGianfagna表示：“加速AI算法速度的技术还在发展中。人工智能算法其实已经存在了很长一段时间，但是现在，我们在使用AI方面突然间变得更加复杂，并且可以非常神奇地以接近实时的速度运行它们。最初的AI算法运行在CPU上，然后转移到了GPU上。GPU也可以认为是一种可编程器件，尽管它具有一定的通用性。GPU架构擅长并行处理，因为图形加速运算就是并行计算，所以在GPU上跑AI算法很方便，因为AI基本上就是并行处理。在很大程度上来说，GPU确实很好，但是它仍然是一种通用的方法，你可以在一定的功耗下获得一定程度的性能。现在，有些人接下来要转向FPGA运行AI算法，因为FPGA可以提供比GPU更好的专用电路，而且性能和功效上都能得到提升。ASIC在功耗和性能方面最为出色，因为您拥有可以完全满足您的需求的自定义架构，不多不少，显然最好。”人工智能算法很难映射到芯片上，因为它们几乎总是在变化。就这一点可以看出，做一款全定制的ASIC完全不合时宜，因为芯片出厂时老的算法就已经过时了。“FPGA显然可以很好地应对这种情况，因为你可以对它们进行重新编程，这样对芯片的昂贵投资就不会打水漂了。”Gianfagna说。这里有一些自定义的内存配置，以及某些像卷积和转置存储等可以再次使用的子系统功能，因此，虽然算法可能会更改，但某些块不会更改，可以一次又一次地使用。考虑到这一点，eSilicon正在开发一款具有软件分析功能、可以查验AI算法的机箱，目标是能够更快速地为特定应用选择最佳架构。“使用FPGA，可以灵活地更换机器或者引擎，因为您可能会遇到一种新的神经网络，选择ASIC则要承担风险，因为你可能无法获得灵活性，”eSilicon知识产权工程副总裁DeepakSabharwal说。“然而，FPGA在容量和性能方面总是受到限制，所以用FPGA无法真正达到产品级规格。你可以用它做实验，对事物分组，但最终你将不得不选用一颗ASIC。”嵌入式LUT过去几年，还有一种器件类型取得了一定进步，即嵌入式FPGA，它将可编程性集成到ASIC中，同时将ASIC的性能和功耗优势添加到FPGA中。FlexLogix公司首席执行官GeoffTate表示：“在FPGASoC中，处理单元的芯片面积相对较小，在方框图中看起来，比例有大有小，但是在实际的光刻图中，仍然主要是FPGA。不过，有一类应用和客户，FPGA逻辑单元和SoC其余部分的正确比例应该是FPGA更小，使得它们既具有RTL可编程性，同时芯片尺寸更具成本效益。”这种方法在航空航天、无线基站、电信、网络、汽车和视觉处理等领域，特别是在人工智能应用上获得了相当的关注。“算法变化非常快，以至于芯片从晶圆厂流片回来时就几乎已经过时了，”Tate说。“有了嵌入式FPGA，可以让设计人员更快地迭代他们的算法。”在汽车从司机驾车模式向自主驾驶汽车的演变中，这种意义尤其明显。Achronix系统工程副总裁RaymondNijssen表示，虽然失效和老化问题引起了很多关注，但主要的挑战在于保持“优雅的降级”。“随着时间的推移，性能和质量会发生变化，标准也会发生变化。比如一个相对较新的需求是汽车需要识别小孩过马路，没有人知道这些法规会如何改变，或者你如何进行测试，如何测试那些尚未知晓的标准。”Nijssen说，在这种情况下，可编程性对于避免重新制作整个芯片或模块变得至关重要。调试你的设计和所有SoC一样，理解怎么调试这些系统，如何构建测量手段，可以帮助人们在出现大麻烦之前找出问题。“随着系统FPGA变得越来越像SoC，他们需要一套类似于SoC的开发和调试方法，”UltraSoC首席执行官RupertBaines说。“有一种天真的想法认为，你可以在FPGA中看到任何东西，所以很容易调试。波形查看器可以查看到bit级别，但是并不能提供任何系统级别的信息。现在新的大型FPGA显然是系统级的。在系统级别上，你通过位探测器获得的波形级视图没有太大作用，你需要的是逻辑分析仪、协议分析仪，以及处理器内核本身的良好调试和跟踪功能。”FPGA的大小和复杂性要求其验证过程类似于ASIC。先进的基于UVM的测试平台支持模拟，通常也支持仿真。从自动设计检查到基于断言的验证，以及一系列强大的求解器，形式工具在这里起着关键的作用。尽管FPGA确实可以比ASIC更快更便宜地修改，但在大型SoC中检测和诊断bug的难度意味着必须在进入bring-up阶段之前进行彻底的验证，OneSpin的Khan说。事实上，在RTL输入和综合后网表之间进行等效性检查方面，对FPGASoC的验证要求可能比ASIC更高。与传统的ASIC逻辑综合流程相比，FPGA的精细化、综合和优化阶段通常需要对设计进行更多的修改。这些更改可能包括跨越周期边界移动逻辑，以及在内存结构中实现寄存器。Khan补充道，彻底的顺序等价检查对于确保最终的FPGA设计仍然符合RTL中最初的设计者意图至关重要。在工具方面还有优化性能的空间。““很多嵌入式视觉应用程序都是在Zynq上编写的，性能可能是每秒5帧。但如果你在硬件上加速它，可能会提高到每秒25到30帧，这种改进空间为新型器件铺平了道路。问题在于，这些器件的模拟和验证并不简单。您需要整合软件和硬件，这很困难。如果你把所有运算都放在SoC中运行，那就太慢了。每次模拟可能需要五到七个小时，如果你把多个模拟合并起来，就可以节省时间，”Aldec的deLuna说。简而言之，复杂ASIC中使用的同类方法现在正用于复杂的FPGA。随着这些器件被用于功能安全类型的应用，这变得越来越重要。“这就是形式分析的用武之地，通过形式分析，可以得出错误的传播路径，然后验证这些路径，”Cadence市场营销总监AdamSherer说。“这些东西非常适合进行形式分析。传统的FPGA验证方法几乎不可能进行这些类型的验证。有一种非常流行的观点认为，FPGA设计非常快，而且能够容易地以系统速度运行硬件测试，并且只需进行简单的仿真即可进行完整性检查。把编程烧录到器件中，在实验室中实际运行，这是一条相对较快的验证路径，但实验室中的可观察性和可控性极其有限，因为它