数字电路与逻辑设计期末考试试卷(H卷)_第1页
数字电路与逻辑设计期末考试试卷(H卷)_第2页
数字电路与逻辑设计期末考试试卷(H卷)_第3页
数字电路与逻辑设计期末考试试卷(H卷)_第4页
数字电路与逻辑设计期末考试试卷(H卷)_第5页
已阅读5页，还剩1页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

第4页共6页数字电路与逻辑设计期末考试试卷（H卷）选择题（下列每题有且仅有一个正确答案，每题2分，共20分）N个触发器可以构成能寄存位二进制数码的寄存器。A.N-1B.NC.N+1D.2N一个触发器可记录一位二进制代码，它有个稳态。A.0B.1C.2存储8位二进制信息要个触发器。A.2B.3C.4D.8把一个五进制计数器与一个四进制计数器串联可得到进制计数器。A.4B.5C.9D.20下列逻辑电路中为时序逻辑电路的是。A.变量译码器B.加法器C.数码寄存器D.数据选择器N个触发器可以构成最大计数长度（进制数）为的计数器。A.NB.2NC.N2D.2NN个触发器可以构成能寄存位二进制数码的寄存器。A.N-1B.NC.N+1D.2N五个D触发器构成环形计数器，其计数长度为。A.5B.10C.25D.32欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用级触发器。A.2B.3C8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。A.1B.2C.4D.8要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需片。A.3B.4C.5D.10若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用个触发器。A.2B.3C.4随机存取存储器具有功能。A.读/写B.无读/写C.只读D.只写只读存储器ROM在运行时具有功能。A.读/无写B.无读/写C.读/写D.无读/无写只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容。A.全部改变B.全部为0C.不可预料D.保持不变随机存取存储器RAM中的内容，当电源断掉后又接通，存储器中的内容。A.全部改变B.全部为1C.不确定一个容量为512×1的静态RAM具有。A.地址线9根，数据线1根B.地址线1根，数据线9根C.地址线512根，数据线9根D.地址线9根，数据线512根PROM的与陈列（地址译码器）是。A.可编程阵列B.不可编程阵列C.可编程阵列D.不可编程阵列PROM和PAL的结构是。A.PROM的与阵列固定，不可编程B.PROM与阵列、或阵列均不可编程C.PAL与阵列、或阵列均可编程D.PAL的与阵列可编程PLD器件的基本结构组成有。A. 与阵列B.或阵列C.输入缓冲电路D.输出电路只可进行一次编程的可编程器件有。A.PALB.GALC.PROMD.PLD可重复进行编程的可编程器件有。A.PALB.GALC.PROMD.ISP-PLD全场可编程（与、或阵列皆可编程）的可编程逻辑器件有。A.PALB.GALC.PROMD.PLA判断题（每空1分，共20分）同步时序电路由组合电路和存储器两部分组成。（√）同步时序电路具有统一的时钟CP控制。（√）环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。（×）环形计数器如果不作

人人文库> 全部分类> 毕业设计 > 毕业论文

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论