快速高效的实现浮点复数矩阵分解

快速高效的实现浮点复数矩阵分解浮点具有更大的数据动态范围，从而在很多算法中只需要一种数据类型的优势。本文介绍如何使用VivadoHLS实现浮点复数矩阵分解。使用HLS可以快速，高效地实现各种矩阵分解算法，极大地提高生产效率，降低开发者的算法FPGA实现难度。

voidmatrix_dcmp

(

cf_tin_u[(R_DIM+Y_DIM)/DIV_NUM][DIV_NUM],

cf_tpd_err_in,

floatlamda,

floatlamda_sqrt,floatdiag[R_DIM],

cf_tr[R_DIM][X_DIM],

cf_tp[R_DIM]

)

{coef_cal(lamda_sqrt,lamda,diag[i],pre_in_u,pd_err_in,&s_o,&s_conj_o,&la

mda_sqrtxs_o,&c_o,&lamda_sqrtxc_o,&diag_out,&p_o,&pd_err);cal_core(u_tmp,r_tmp,s_n,i,j,k,c_o,lamda_sqrtxc_o,lamda_sqrtxs_o,

s_conj_o,&in_u_w2,&r[i][r_addr]);

}voidcoef_calc

(

floatlamda_sqrt,

floatlamda,

floatr_diag,

cf_tu_diag,

cf_tpd_err_in,

cf_t*s,

cf_t*s_conj,

cf_t*lamda_sqrtxs,

float*c,

float*lamda_sqrtxc,

float*diag,

cf_t*p_o,

cf_t*pd_err

)voidcalc_core

(

cf_tin_u,

cf_tr,

ints_n,

inti,

unsignedcharj,

unsignedchark,

floatc_o,

floatlamda_sqrtxc_o,

cf_tlamda_sqrtxs_o,

cf_ts_conj_o,

cf_t*u_ret,

cf_t*r_ret

)Vivado-HLS生成的RTL代码在默认情况下保留原有c代码的层次结构，在构建c代码层次时，可以采用由上至下，从下至上相结合的模块划分方式。对基本的浮点运算如加，减，乘，除，平方根等写成最底层的子函数，并对其加pipeline，甚至对输出打一拍register以获得更好的时序性能。如下例：

templateTreg(Tx){

#pragmaHLSinlineselfoff

#pragmaHLSinterfaceap_noneregisterport=return

returnx;

}

cf_tmult(cf_tin1,cf_tin2){

#pragmaHLSPIPELINE

cf_tout;

floatin1_re_in2_re,in1_im_in2_im,in1_re_in2_im,in1_im_in2_re;

in1_re_in2_re=hfmult(in1.re,in2.re);

in1_im_in2_im=hfmult(in1.im,in2.im);

in1_re_in2_im=hfmult(in1.re,in2.im);

in1_im_in2_re=hfmult(in1.im,in2.re);

out.re=(in1_re_in2_re-in1_im_in2_im);

out.im=(in1_re_in2_im+in1_im_in2_re);

returnreg(out);

}floathfmult

(

floatin1,

floatin2

)

{

#pragmaHLSPIPELINE

floatout;

out=in1*in2;

returnreg(out);

}另外为了提高运算的并行度，需要对matrix_dcmp中in_u及r数组（HLS综合成FPGA的BRAM或分布式RAM）加数组分割这个directive，这样数据才可以并行进来到并行处理单元。

#pragmaHLSARRAY_PARTITIONvariable=in_ucompletedim=2

#pragmaHLSARRAY_PARTITIONvariable=rcompletedim=23，Vivado-HLS矩阵分解时序优化为了使in_u综合出的RAM时序更好，可以对in_u综合的RAM加resourcedirective来控制其为3stage，这样生成的RAM输入，输出都会打一拍register。

#pragmaHLSRESOURCEvariable=in_ucore=RAM3S同样我们也可以通过设置充足的latencydirective给DSP48，这样有足够的时钟节拍给到DSP48内部打拍register。如果对上述的单精度浮点乘法hfmultlatency设置为3，这样分配到每个DSP48内部只有2级latency,那么综合总合出来代码DSP48内部的A_reg或P_reg不会打一拍,这样对时序性能有很大下降。

derive_corefmul_der-baseFMul_maxdsp-latency3-fixed

set_directive_resource-corefmul_derhfmultout

或

为了达到较好的时序性能，对上述的单精度浮点乘法hfmultlatency至少设置为4，这样分配到每个DSP48内部只有3级latency,那么综合总合出来代码DSP48内部的A_reg或P_reg都会各打一拍。

derive_corefmul_der-baseFMul_maxdsp-