如何读懂FPGA开发过程中的Vivado时序报告_第1页
如何读懂FPGA开发过程中的Vivado时序报告_第2页
如何读懂FPGA开发过程中的Vivado时序报告_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

如何读懂FPGA开发过程中的Vivado时序报告？FPGA开发过程中，vivado和quartus等开发软件都会提供时序报告，以方便开发者判断自己的工程时序是否满足时序要求。本文将详细介绍如何读懂Vivado时序报告，包括报告的基本结构和如何分析报告。一、新建工程使用vivado创建一个新的工程，添加verilog代码文件，内容如下：创建xdc文件，并添加时序约束：点击“generatebitestream”，开始综合、布线和生成bit文件。综合完成后，可以在“Designrun”界面，看到整个工程时序满足情况，主要资源消耗、编译时间等等信息，如下图。二、时序报告分析1、打开时序报告界面（1）方法1点击“实现implementation”下的“reporttimingsummary”选项。弹出时序显示设置界面，如下图所示，点击OK。（2）方法2点击功能栏“∑”，在“Timing”界面下，点击“ImplementationTimingReport”。2、时序报告界面介绍Timing界面左侧是时序信息总览、时钟和时序路径分类，右侧是时序信息总览详细信息，包括Setup、Hold以及PulseWidth检查最差的各10条路径。这里有几个重要的参数信息名称：这些参数如果为负或者颜色变为红色，则表示出现了时序违例，否则表示时序正常。3、时序路径分析点击时序报告界面中WNS的数值，如上面报告中的“5.875ns”，则会直接跳转到时序最差路径的界面。主要参数信息含义如下：如果slack出现红色值，且为负值，则表示出现了时序违例。另外通过看level和fanout，可以看到路径时序违例的原因，level值过大，则表示逻辑层数太多，需要考虑将这条路径对应HDL代码分成几拍完成；如果fanout值过大，则表示该寄存器的扇出过大。双击任意一条时序路径，以“path1”为例，即可进入该路径的时序具体信息，主要包括summary（总览）、SourceClockPath（源时钟路径）、DataPath（数据路径）、DestinationClockPath（目的时钟路径）。这里可以查看到具体的时序布线情况，以及时序违例的原因。三、总结时序报告是Vivado中必不可少的工具，它可以帮助我们了解电路的时序性能，并找出潜在的时序问题。通过分析时序报告，我们可以确定关键路径延迟、slack和每个信号路径的延迟等信息，

人人文库> 全部分类> 行业资料 > 信息产业

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论