Xilinx可编程逻辑器件设计与开发（基础篇）连载13：Spartan_第1页
Xilinx可编程逻辑器件设计与开发（基础篇）连载13：Spartan_第2页
Xilinx可编程逻辑器件设计与开发（基础篇）连载13：Spartan_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

Xilinx可编程逻辑器件设计与开发（基础篇）连载13：Spartan2.1.4BRAM（BlockRAM）模块Spartan-6中的BRAM存储18Kbit数据，能配置成两个独立的9KbitBRAM或者一个18KbitBRAM。每个RAM可以通过两个端口寻址，也可以配置成单口RAM。BRAM包含输出寄存器以增加流水线性能。BRAM在器件中按列排列，其数量取决于Spartan-6器件的容量。BRAM的功能介绍如下。每个BRAM的存储容量可达18Kbit。一个BRAM可以拆成两个独立的9Kbit，也可以作为一个18Kbit。每个9KbitBRAM可以设置成简单双端口模式，从而将BRAM的数据宽度加倍到36bit。简单双端口模式的定义是具有带独立时钟的一个只读端口和一个只写端口。分离的同步置位/复位引脚，独立控制输出寄存器和锁存器的置位/复位操作。可以更好地和其他FPGA系列保持兼容。18bit或36bit宽的端口有不同的写允许信号，此功能常用于对片上微处理器的接口连接。根据写使能（WE）引脚的状态，所有输出均具有读功能或边写边读功能。边写边读输出具有先写WRITE_FIRST、先读READ_FIRST和不变化NO_CHANGE三种操作模式。写操作需要一个时钟。读操作需要一个时钟。所有输出端口均有锁存。输出端口的状态在端口再次执行读或写操作之前保持不变。默认的BRAM输出是采用锁存器模式。输出数据通路有一个可选内部流水线寄存器。强烈建议使用该寄存器模式，这样可使BRAM工作时钟速率较高，但会增加一个时钟周期的延迟。Spartan-6的BRAM同其他XilinxFPGABRAM类似，支持写/读同步操作，两个端口对称且完全独立，共享数据，每个端口根据需要可以改变其位宽和深度。存储器内容可在配置比特流时进行清除或设置。Spartan-6中的BRAM配置十分灵活，如表2-10至表2-13所示。BRAM配置为完全双口模式时，每个端口都支持写或读操作；BRAM配置为简单双端口模式时，A口只支持写操作，B口只支持读操作。表2-109KbitBRAM的简单双口配置表2-119KbitBRAM的全双口配置表2-1218KbitBRAM的简单双口配置表2-1318KbitBRAM的全双口配置每个BRAM可以配置成完全的双口RAM，有18Kbit的存储空间和两个完全独立的访问口：A口和B口，结构对称，A口B口有独立的地址、数据输入、数据输出、时钟、时钟允许和写允许信号。数据可以写入其中的一个口或者两个口，也可以从一个或者两个口读出，如图2-30所示。图2-30全双口RAM需要注意的是，当两个端口同时对同一个地址操作时，由于双端口RAM内部没有专门的监控逻辑，因此需要用户监控，以免冲突。两个端口同时对同一个地址的操作不会损坏该物理空间。读写的详细时序请参考用户指南。

每个9Kbit或者18KbitBRAM都可配置成简单双口RAM，区别在于A

人人文库> 全部分类> 行业资料 > 信息产业

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论