一种高精度自偏置带隙基准电压源的设计

一种高精度自偏置带隙基准电压源的设计

0带隙基准电压源的发展带腔参考电压源广泛应用于模拟电路如a-d、d-a检测器和cd-d检测器。它的精度和稳定性影响着整个芯片电路的性能。因此,设计一个好的带隙基准电压源具有十分重要的现实意义。带隙基准电压源发展至今,已取得了相当的成就,曾有许多经典的电路。如传统的带隙基准电压源,但其温度系数高,电源调整率低,电源抑制比也低。而带隙基准电压源的关键精度指标是温漂和电源抑制能力。传统的带隙基准电压源一般都有放大器反馈,在电流匹配或失调电压上还存在有一定的偏差,本文的设计在这两个方面有较好的改进,提高了精度,实现了较好的温度补偿。1带隙基准电压精度的影响因素双极型晶体管的基极-发射极电压VBE呈负温度系数,而两个工作在不同电流或者不同电流密度时的基极-发射极电压的差值ΔVBE呈正温度系数,于是取:Vref=VBE+KΔVBE(1)对其温度求偏导得:∂Vref/∂T=∂VBE/∂T+K∂ΔVBE/∂T(2)令∂Vref/∂T=0,即得到零温度系数的K值。理论上,可以得到零温度系数的电压即带隙基准电压Vref,实际上在恒定K值条件下由于∂VBE/∂T是负的变化的温度系数,而∂ΔVBE/∂T一般是正的不变的温度系数,因此只能实现在某温度条件下的零温度系数,在较大1温度范围内Vref总会有一定的偏差,这个偏差表示了温度变化引起的电压漂移,简称温漂,其表达式为:αT=(1/Vref)ΔVref/ΔT(3)这个偏差的大小是影响带隙基准电压精度的主要因素;另外,影响带隙基准电压精度的另一个重要因素是电源抑制能力,即应尽可能地保证带隙基准电压与电源电压无关。电源抑制能力表现为两个方面:电压调整率(在同温下带隙基准电压改变量除以电源电压改变量)和电源抑制比(电源抑制的倒数即带隙基准电压和电源电压的小信号放大倍数)。2共源共制共源偏置电路自偏置带隙基准源电路图如图1所示,MP表示PMOS管,MN表示NMOS管,Q表示双极型PNP晶体管,虚框内是启动电路,(W/L)MP1=(W/L)MP2=(W/L)MP3,(W/L)MP4=(W/L)MP5=(W/L)MP6,(W/L)MP7=(W/L)MP8=(W/L)MP9,(W/L)MN1=(W/L)MN2,(W/L)MN3=(W/L)MN4,(W/L)MN5=(W/L)MN6,Q1、Q2、Q3的面积比为n:1:1。此电路工作原理是:用电阻R3,R5实现了PMOS管的自偏置电压,MP1～MP9三级共源共栅偏置结构获得了3个支路电流的匹配;用电阻R4,R6实现了NMOS管的自偏置电压,MN1～MN6三级共源共栅偏置结构获得了MN1管源端电压和MN2管源端电压的一致。设3个支路电流均为I,VBE1、VBE2、VBE3分别Q1、Q2、Q3的基极-发射极电压,则:VBE2=VBE1+IR1(4)Vref=VBE3+IR2(5)∵VBE1=VT1n(I/nIs),VBE2=VBE3=VT1n(I/Is),VT=kT/q,∴由式4得:I=(VBE2-VBE1)/R1=VT1nn/R1。由式5得:Vref=VBE3+(R2/R1)VT1nn(6)在式4～6中,VBE3具有负的温度系数,(R2/R1)VT1nn具有正的温度系数,于是在一定温度下令∂Vref/∂T=0,即可得到适合的R1,R2和n值。3影响带间隔的标准电压误差分析(1)发射极电流匹配在图1中,如果3个支路电流不匹配,或者说有少许的不一致,设Q1,Q2,Q3的发射极电流分别为I+ΔI1,I+ΔI2,I。则:I+ΔI1=(VBE2-VBE1)/R1=[VT1nn+VT1n(I+ΔI2)/(I+ΔI1)]/R1≈[VT1nn+VT1n(1+ΔI2/I)]/R1(7)式中,I=(VT/R1)1nn+(VT/R1)1n(1+ΔI2/I)-ΔI1,Vref=VBE3+IR2=VBE3+(R2/R1)VT1nn+(R2/R1)VT1n(1+ΔI2/I)-ΔI1R2,可见:ΔVref=(R2/R1)VT1n(1+ΔI2/I)-ΔI1R2(8)取一阶近似得:ΔVref≈(R2/R1)VT(ΔI2/I)-(ΔI1/I)IR2=(R2/R1)VT(ΔI2-ΔI11nn)/I(9)从式9中可以看出Q1和Q3的发射极电流匹配比Q2和Q3的发射极电流匹配还要重要;电流I越大,ΔVref越小,但功耗也大,所以精度和功耗需要折衷考虑。例如,取R2/R1=5,VT=26mV,n=31,ΔI2/I=-ΔI1/I=1%,则ΔVref=5.764mV。(2)vref/ir1的计算在图1中,如果MN1管源端电压和MN2管源端电压有一些偏差,设VBE2+ΔV=VBE1+IR1,则:Vref=VBE3+IR2=VBE3+(R2/R1)VT1nn+ΔVR2/R1(10)式中,ΔVref=ΔVR2/R1。可见,MN1管源端电压和MN2管源端电压的偏差直接影响ΔVref即带隙基准电压精度。(3)不匹配和不匹配的作用事实上,PMOS管的不匹配、NMOS管的不匹配和R1、R2电阻的不匹配都会影响带隙基准电压精度,所以在版图布图时要精心布局,其中电阻必需要同一介质结构。4温度对带隙基准电压影响的仿真本电路采用无锡上华0.6μm硅栅双铝工艺,通过Cadence软件的spectreS仿真实现。其仿真结果如图2-6所示:ΔI1/I=4.51×10-5,ΔI2/I=2.25×10-5,电流匹配度已达几十ppm级,如图2所示;MN1管源端电压和MN2管源端电压的偏差已小致ΔV=2μV,如图3所示;在-40～80℃温度范围内(VDD=4V),ΔVref=4.8mV,其温漂为:αT=(1/Vref)ΔVref/ΔT=4.8×10-3/(1.289×120)=3.1×10-5=31ppm/℃,如图4所示;带隙基准电压的电压调整率为ζ=ΔVref/ΔVDD=22.7μV/V,如图5所示;带隙基准电压的电源抑制在低频时为-93.7dB,在10kHz时上升至-49.5dB,即电源抑制比在低频时为93.7dB,在10kHz时下降至49.5dB,如图6所示。从仿真结果可见,只要各个要素设计的匹配,它们引起的带隙基准电压变化都会大大地小于温漂引起的带隙基准电压变化;当然,在某一温度条件下,它们引起的带隙基准电压变化才会相对显著地表现出来,这个精度也是设计的目