设计带屏蔽中断优先级排队电路

1.设计题目设计带中断屏蔽位的中断优先权排队带电路。•设计目的对已学过的组成原理知识知识进行综合运用。能按要求设计出具有一定功能的逻辑电路。•设计任务1、 已知在多级中断中，每一级均有一根中断请求线送往CUP的中断优先级排队电路，对每一级赋予了不同的优先级。这是一种独立请求的逻辑结构。2、 而且中断请求信号保存在中断请求寄存器当中，经过“中断屏蔽”寄存器控制后，可能有多个请求信号进入排队电路。而排队电路就可以根据事先设计好的逻辑电路判断那个设备的优先级最高，从而响应该设备的中断请求。2、 利用QuartusII完成电路图的绘制，选择合适的逻辑电路和芯片。3、 对所设计的电路分析其性能优劣，并与所熟悉的其他电路做比较，总结各自优缺点,利用软件进行仿真。•设计分析因为在该电路要用到充当中断请求的寄存器，充当中断屏蔽的寄存器以及响应符合获得中断请求的设备的译码器。所以首先要选择以上芯片。通过以前学习数字逻辑的知识可知道,可以使用两个74163二进制寄存器充当中断请求寄存器和中断请求屏蔽器，而是用74148-3-8译码器做为该电路中的译码器。5.设计过程5.1设计原理XT译码器irr

XT译码器irr表1-74163二进制寄存器功能表CP/C^LLETEP功能T0XXX同步清0T10XX同步置数X1101保 持X1110保持,CO=0T1111模16加法计数Q0Q1 Q2 Q3图2-74163Q0Q1 Q2 Q3图2-74163二进制寄存器逻辑符号图由上面图1和表1可知，要使中断寄存器与中断屏蔽器同步置数，CR=1,LD=O,ET和EP悬空，同时给一个CP一个高电位。

表2-74148起码器功能表装I1墟L4U33EE订I(t：i线I*=1>O・A，t>C>•AD>•A0•A装I1墟L4U33EE订I(t：i线I*=1>O・A，t>C>•AD>•A0•A图3-74148译码器器[>亠厂~!»1JP C5Jn"fcD®LXFUNCTIONTABLE-!148-LS14&輪岀£10123 4 56?A2A1AQGSE0HXXXXXXXXHHHHHLHHMHHHHHHHHLLXXXXXXXLLLLLHLXXXXXXLHLLHLHLXXXXXLHHLHLLHLXXXXLHHHLHHLHLXXXLHHHHHLLLHLXXLHHHHHLHLHLXLHHHHHHHL.LHLLHHHHHHHHHHLH-H二高逻辑电平丄氏倔逻竊电平X^无我由上面图3和表2可知：想让译码器的输出能够获得中断请求的设备序号,使译码器中的使能端置为0，1,2.，7输入端悬空！而让排队优先级电路中的的输出以优先级高到底，依次接入译码器的输入端的6，5，4，3接口即可。5.2器件选择使用的是74LS163集成器件充当中断请求寄存器和中断请求屏蔽器。74148译码器实现从优先级排队电路中获得的信号编译。一输入非门：SND2 二输入与门：i―\二输入与非门：=NAND3 三输入与非门：四输入与非门：5.3电路链接及结果显示图4-.连接图编译没有错误产生。然后设定值开始仿真如图5：ViewProjectAssignmentsProcessingToolsWindowHelp@S站噩直|巾Caaa©@11潑扇觀轡◎感|i鬲動巒用抱豁盜滋血巒或氧氧致H.看叵1嘗\ViewProjectAssignmentsProcessingToolsWindowHelp@S站噩直|巾Caaa©@11潑扇觀轡◎感|i鬲動巒用抱豁盜滋血巒或氧氧致H.看叵1嘗\!曾CompilationReport-FlowSummaryI远Iaaa.vwfSimulationReport-SimulationWaveforms50.0ns25.425ns*Pointer:13.95nsnterva:-11.48nsof16LocateSimulationWaveformsSimulationmode：TimingjnReportalNoticevSummary¥SettingsJlatorSummarySettingsSimulationWaveformsSimulationCoverageINIUsageMessagesHameValuea25.43r4.0ns8.0he 12.0he16.0ns20.0ns24.0ns25.4228.0he5ns32.0ns36.0ns40.0ns44.0he480ns砂01B0:瞻12B0111时23B0111妙34B110^*45B01畛56B0115?67B11PT8B1妙8CPB01 1 1agaB011妙10bB01加11cB1Llns |» 丨 I»丨<, I"»MasterTimeBar:Info:Info:Info:Info:Info:Info:Info:Command:(juai:tus_sim--read_settings_Ei1es=on--write_settings_files=ofEaaa-caaaUsingvectorsourcefilerrC:/Documentsand5ettings/Administrator/®/myproject/aaa.vwf"OptiontopreservefewersignaltransitionstoreducememoryrequirementsisenabledSimulationpartitionedinto1sub-simulationsSimulationcoverageis 57.14%NumberoftransitionsinSimulationis71QuartusIISimulatorwassuccessful.0errors,0warnings24)Processing(9)/,ExtraInfo/,Info(9j/,'■.■'■/arningCritical''■.'■/arninq /,ErrorSuppressedFlag/」：饗;PUartUsll-UQ.::TjlJVVPS文宇-［姐… 8独立诘求方式…'-a.JPG-画图^.QuartusII©5吒文字一［组… 够独立谙或方式… 4未谕名-画图 茴母」图5图5-时序图仿真没有错误，然后输出结果如图6：»丨»丨口S 融虑圮％G,|-， aaa-SX彳①觀觀|：8|» 1MsO1te.1<0毋也也扫&商丨◎脅議辔®■圃匠初e2屜叡鈕-| 逢，：Mbssmbs®图6-时序仿真图在第一个稳定输入信号时中断请求寄存器输入端为1111;说明四个设备都有请求！中断屏蔽寄存器输入端为：1111；说明四个设备都没有被屏蔽!同时在第二个时序里给了CP一个脉冲！结果为图6有色部分。结果为：001=1；结果正确！

i-C:'DocurrentsandSettings/Administrator/Mffi/myiirojecVaaa-aaa-[SirniilationReport-SimulationV^veformsjFileEditViewProjectAssignmentsProcessingToolsWindowHelp園aaa.bdf俸3SimulationReport寻回LegalNotice'魯宙園aaa.bdf俸3SimulationReport寻回LegalNotice'魯宙FlowSummary

昌謹FlowSettings白愛3SimulatorSummaryOSSettings:••嘗菴JSimulationWaveforms4-冒口SimulationCoverage昌豊INIUsage呂:QMessages迅|aaa.vwfSimulationReport-SimulationWaveformsCompilationReport-FlowSummarySimulationWaveforms□0^ 呦O OC-|aaa@|鬲屬妙声就®廖直礬総©或毀蛍致圖6画砂TypeMessageIdlet|LocateICommand:quartus_3im——read_settings_f11es=on——write_settings_ffaaa-caaaIdlet|LocateIUsingvectorsourcefilerrC:/DocumentsandSettings/Adninistrator//myproject/aaa.vwf,rOptiontopreservefewersignaltransiCionstoreducememoryrequicementsisenabledSimulationpartitionedinto1sub-simulationsSimulationcoverageis57.14%Muioberoftransitionsinsimulationis71QuartusIISimulatorwassuccessful.0errors,0warnings&>System(24)入Processing〔9)人ExtraInfo入Info(9)入Warning入CriticalWarning人Error入Suppressed入Flag/S|Message:0of16 令|申||Location：ForHelp,pressF1图7-时序仿真图在第二个稳定输入信号时中断请求寄存器输入端为0001;说明第四个设备有请求！中断屏蔽寄存器输入端为：0011；说明第三，第四个设备都没有被屏蔽！同时在重新给了CP一个脉冲！结果为100=4；结果正确！6・设计心得在这次课程设计中，我学到了许多，一是对Q