100MHz等精度频率计设计基于VerilogHDL

-.z.数电课设报告**：*中权**：*中权**：班级：电子1班**科技大学**科技大学2017/10/12100MHz等精度频率计设计（基于VerilogHDL）一、设计要求：提供一个幅值为10mV~1V，频率为1~100MHz的正弦信号，需测试以下指标：频率：测频围1Hz~100MHz，测频精度为测频全域相对误差恒为百万分之一。占空比：测试精度1%~99%相位差：测试两个同频率的信号之间的相位差，测试围0~360二、设计分析使用FPGA数字信号处理方法，首先需要将正弦信号转换成可读取的数字方波信号，再经过FPGA设计计算得出所需测量值。三、模电部分首先选择比较器，对于100MHz信号，比较器灵敏度需要达到5ns，TI公司的LTV3501灵敏度为4.5ns，符合要求由TLV3501数据手册得知：当频率低于50MHz的时候，正弦波的峰峰值需大于20mV，频率高于50MHz时，峰峰值需大于1V。然后需要选择放大器，当正弦波幅值为10mV时，放大倍数需大于35。方法通过二级放大，一级用OPA847放大20倍，二级用OPA675放大8倍，得到总放大倍数160的正弦波。经转换后的输出电压符合TTL电平要求，可以被识别出0和1。四、数电部分开发板：CycloneIVE:EP4CE6E22C8板载时钟为50MHz，带4个按键和一个复位键（按键按下为0，抬起为1），四个七段数码管（共阳），FPGA的引脚可由杜邦线引出。设计思路：测量频率：输入一个100MHz的基准频率，由计数器T1来计算基准频率的上升沿个数，即周期数。输入一个被测信号，它由计数器T2来测量周期数。两个信号在同一个使能信号EN（使能信号时间为1~2s）下开始计数，计数完后，存储计数结果，由（T110）可以算出具体的计数时间（单位ns），再由(（T110ns）/T2)10^9可算得被测信号频率，单位Hz。测量占空比：同样由T1测量基准信号100MHz的周期数，使能信号还是EN。T3测量的也是100MHz，但是它的使能信号是在EN使能时，有被测信号时且被测信号为高电平时计数，测得的是被测信号高电平中100MHz周期数的个数，即在一段时间，高电平的计数个数占总计数个数的比例。所以占空比计算公式为T3/T1100。测量相位差：T3同前。T4测量的也是100MHz，但它的使能信号为当被测信号1为高电平，被测信号2为低电平。即被测信号1超前被测信号2的部分计数。用T4/T3180即被测信号1和被测信号2的相位差，但有一个限制，就是被测信号1和被测信号2的占空比都为50%。原理图：原理图仿真：频率：占空比：相位差：mySZQLJ：下载用的顶层文件test：仿真用的顶层文件KEY：按键模块，用于按键消抖DFF1：D触发器，用于等待被测信号上升沿PL：用于产生测试信号LPM_PLL：用LPM生成的锁相环，用于倍频couter32：32位计数器process：用于选择数据输出及数据计算MU*：4选1选择器，选择输出计数器的值SMG：驱动4个7段数码管mySZPLJ顶层文件KEY模块加入按键模块是为了防止按键抖动，同时实现TOGGLE，即按一下开始计数，再按一下计数结束。DFF1模块DFF1模块可以让使能信号和基准信号，被测信号等同上升沿，提高精准度。PL模块PL模块输入100MHz信号，通过程序转换，输出用于测试用的各个信号。LPM_PLL模块由于板载晶振50M，达不到100MHz要求，加入LPM_PLL模块为了倍频，得到所需要的100MHz基准信号。couter32模块计数器，采用32位，因为2^32>100M.process模块软件转换，由于计算结果会溢出，这里下载到板子的程序并不包含这个，process模块仅用于仿真使用。MU*模块4选1模块，选择要输出的结果SMG模块驱动4个7段数码管。五、下载测试与误差分析下载测试绑定引脚：被测1输入：PIN_30被测2输入：PIM_28生成的测试信号1Hz：PIN_105生成的测试信号1KHz：PIN_103生成的测试信号1MHz：PIN_100生成的测试信号1KHz：PIN_98下载与读数：误差分析可能出现的误差就是，当基准信号还在高电平和低电平时，EN使能，这会导致T1多计数或少计数一个周期，导致计算结果出现误差。六、总结为期两周的课设结束了，虽然我如愿完成了设计要求，但是由于身边没有可用MCU和自身知识的不足，我未能设计出一款由单片机控制，完全“傻瓜式”的频率计，这是个小小的遗憾。我相信通过日后不断学习，我会设计出来的。在这两周的设计过程中，我遇到了不少问题。首先是对于Quartus的使用和Verilog知识的掌握，上一次使用它们已经是一年前，难免生疏了。代价就是花费了我将近两三天的查阅书籍和翻看以前的程序才捡回来。其次是对模电知识的理解不到位，可能课上学的都是理论知识，现实情况便手忙脚乱。在设计过程中，遇到了大大小小的问题，有时候出现一个小