硬件工程师面试基础知识

面试25题系列第一辑(zz)1什么是Setup和Holdup时间？建立时间(SetupTime)和保持时间(Holdtime)。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。见图1。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。图1建立时间和保持时间示意图2什么是竞争与冒险现象？怎样判断？如何消除？在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。3用D触发器实现2倍分频的逻辑电路？Verilog描述：moduledivide2(clk,clk_o,reset);inputclk,reset;outputclk_o;wirein;regout;always@(posedgeclkorposedgereset)if(reset)out<=0;elseout<=in;assignin=~out;assignclk_o=out;endmodule图形描述：什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用oc门可能使灌电流过大，而烧坏逻辑门。同时在输出端口应加一个上拉电阻。什么是同步逻辑和异步逻辑？同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图(数据接口、控制接口、所存器/缓冲器)。7你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？12，5，3.3TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。可编程逻辑器件在现代电子设计中越来越重要，请问：你所知道的可编程逻辑器件有哪些？PAL，PLD，CPLD，FPGA。试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。moduledff8(clk,reset,d,q);inputclk;inputreset;input[7:0]d;output[7:0]q;reg[7:0]q;always@(posedgeclkorposedgereset)if(reset)q<=0;elseq<=d;endmodule10设想你将设计完成一个电子电路方案。请简述用EDA软件(如PROTEL)进行设计(包括原理图和PCB图)到调试出样机的整个过程。在各环节应注意哪些问题？电源的稳定上，电容的选取上，以及布局的大小。用逻辑门和cmos电路实现ab+cd用一个二选一mux和一个inv实现异或给了reg的setup,hold时间，求中间组合逻辑的delay范围。Delay<period-setup-hold如何解决亚稳态亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。用verilog/vhdl写一个fifo控制器包括空，满，半满信号。用verilog/vddl检测stream中的特定字符串分状态用状态机写。用mos管搭出一个二输入与非门。集成电路前段设计流程，写出相关的工具。名词IRQ,BIOS,USB,VHDL,SDRIRQ: InterruptReQuestBIOS:BasicInputOutputSystemUSB:UniversalSerialBusVHDL:VHICHardwareDescriptionLanguageSDR:SingleDataRateunix命令cp-r,rm,uname21用波形表示D触发器的功能22写异步D触发器的verilogmodulemoduledff8(clk,reset,d,q);input clk;input reset;inputd;outputq;regq;always@(posedgeclkorposedgereset)if(reset)q<=0;elseq<=d;endmoduleWhatisPCChipset?芯片组(Chipset)是主板的核心组成部分，按照在主板上的排列位置的不同，通常分为北桥芯片和南桥芯片。北桥芯片提供对CPU的类型和主频、内存的类型和最大容量、ISA/PCI/AGP插槽、ECC纠错等支持。南桥芯片则提供对KBC(键盘控制器)、RTC(实时时钟控制器)、USB(通用串行总线)、UltraDMA/33(66)EIDE数据传输方式和ACPI(高级能源管理)等的支持。其中北桥芯片起着主导性的作用，也称为主桥(HostBridge)。除了最通用的南北桥结构外，目前芯片组正向更高级的加速集线架构发展，Intel的8xx系列芯片组就是这类芯片组的代表，它将一些子系统如IDE接口、音效、MODEM和USB直接接入主芯片，能够提供比PCI总线宽一倍的带宽，达到了266MB/s。用传输门和反向器搭一个边沿触发器画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱今天去参加笔试,题目1:如果有一个硬件系统需要你来设计,你会如何考虑?题目2:设计硬件系统的时候如何考虑电路的稳定性?我答了几句话,面试管说合格的电子工程师应该很清楚如何回答,一条...说说自己一点粗浅的认识：对题目1：首先考虑功能1。 分析系统的设计需求，复杂的系统可以通过matlab建模等方法分析系统的关键性能参数2。 查阅资料参考已有设计，将自己需要设计的目标系统的性能指标与参考设计相比较，多参考能实现系统功能而且又比较普遍采用的方案来开展自己的设计。3。 系统功能模块的划分和实现方式的确定。一般的设计思路按照信号的处理流程来划分，先将射频前端模拟部分和数字电路部分分开。如果数字信号处理的流程较为复杂需要再一次对数字部分进行划分。划分的依据首先是实时性。实时性强的部分需要选择嵌入式的处理器如arm，powerpc等来实现。实时性弱的部分可以考虑将数据导入计算机进行处理(可以降低成本)。其次的依据是对数据的处理速度、延迟和算法复杂程度，如果数据的处理速度较低，延迟可以较大，算法较为简单的话可以考虑采用单片机来实现。如果处理速度较高，延迟较小，算法复杂程度较高的话可以考虑采用dsp器件来实现。如果处理速度很高，延迟很小，算法较为复杂，那么可以考虑采用FPGA或者专用的asic来实现。4。 其次考虑性能和成本在3的基础上，将电路板的制作费用，购买芯片的费用、需要投入的人力物力，产品的研发时间和调试时间、产品的功耗和稳定性等等综合考虑，充分权衡性能和成本，适当调整步骤3的分配。。作出合理的工程计划，协调小组成员合作完成系统的设计和研发。硬件工程师基础知识(zz)硬件工程师基础知识目的：基于实际经验与实际项目详细理解并掌握成为合格的硬件工程师的最基本知识。；基本设计规范；CPU基本知识、架构、性能及选型指导；MOTOROLA公司的PowerPC系列基本知识、性能详解及选型指导；网络处理器(INTEL、MOTOROLA、IBM)的基本知识、架构、性能及选型；常用总线的基本知识、性能详解；各种存储器的详细性能介绍、设计要点及选型；Datacom、Telecom领域常用物理层接口芯片基本知识，性能、设计要点及选型；常用器件选型要点与精华；FPGA、CPLD、EPLD的详细性能介绍、设计要点及选型指导；VHDL和Verilog；HDL介绍；网络基础；国内大型通信设备公司硬件研究开发流程；二．最流行的EDA工具指导熟练掌握并使用业界最新、最流行的专业设计工具；Innoveda公司的ViewDraw，PowerPCB，Cam350；CADENCE公司的OrCad，；Allegro，Spectra；Altera公司的MAX+PLUS；II；学习熟练使用VIEWDRAW、ORCAD、POWERPCB、SPECCTRA、ALLEGRO、CAM350、MAX+PLUS；II、ISE、FOUNDATION等工具；；XILINX公司的FOUNDATION、ISE一．；硬件总体设计掌握硬件总体设计所必须具备的硬件设计经验与设计思路；产品需求分析；开发可行性分析；系统方案调研；总体架构，CPU选型，总线类型；数据通信与电信领域主流CPU：M68k系列，PowerPC860，PowerPC8240，8260体系结构，性能及对比；；总体硬件结构设计及应注意的问题；；通信接口类型选择；任务分解；最小系统设计；；PCI总线知识与规范；；如何在总体设计阶段避免出现致命性错误；；如何合理地进行任务分解以达到事半功倍的效果?；项目案例：中、低端路由器等二．；硬件原理图设计技术；目的：通过具体的项目案例，详细进行原理图设计全部经验，设计要点与精髓揭密。；电信与数据通信领域主流CPU(M68k，PowerPC860，8240，8260等)的原理设计经验与精华；Intel公司PC主板的原理图设计精髓；网络处理器的原理设计经验与精华；；总线结构原理设计经验与精华；；内存系统原理设计经验与精华；；数据通信与电信领域通用物理层接口的原理设计经验与精华；；；电信与数据通信设备常用的WATCHDOG的原理设计经验与精华；；电信与数据通信设备系统带电插拔原理设计经验与精华；；晶振与时钟系统原理设计经验与精华；；PCI总线的原理图设计经验与精华；；项目案例：中、低端路由器等三•硬件PCB图设计目的：通过具体的项目案例，进行PCB设计全部经验揭密，使你迅速成长为优秀的硬件工程师；高速CPU板PCB设计经验与精华；；普通PCB的设计要点与精华；MOTOROLA公司的PowerPC系列的PCB设计精华；Intel公司PC主板的PCB设计精华；PC主板、工控机主板、电信设备用主板的PCB设计经验精华；；国内著名通信公司PCB设计规范与工作流程；；PCB设计中生产、加工工艺的相关要求；；高速PCB设计中的传输线问题；；电信与数据通信领域主流CPU(PowerPC系列)的PCB设计经验与精华；;电信与数据通信领域通用物理层接口(百兆、千兆以太网，ATM等)的PCB设计经验与精华；；网络处理器的PCB设计经验与精华；；PCB步线的拓扑结构极其重要性；；PCI步线的PCB设计经验与精华；；SDRAM、DDR；SDRAM(125/133MHz)的PCB设计经验与精华；；项目案例：中端路由器PCB设计四•硬件调试目的：以具体的项目案例，传授硬件调试、测试经验与要点；硬件调试等同于黑箱调试，如何快速分析、解决问题？；大量调试经验的传授；；如何加速硬件调试过程；如何迅速解决硬件调试问题；DATACOM终端设备的CE测试要求五．软硬件联合调试；1） ；如何判别是软件的错？2） ；如何与软件进行联合调试？3） ；大量的联合调试经验的传授；目的：明确职业发展的方向与定位，真正理解大企业对人才的要求，明确个人在职业技能方面努力的方向1） ；职业生涯咨询与指导2） ；如何成为优秀的硬件开发工程师并获取高薪与高职？3） ；硬件工程师的困境与出路4） ；优秀的硬件工程师的标准华为海思半导体笔试题（ZZ）1。集成电路设计前端流程及工具。2。 FPGA和ASIC的概念，他们的区别3。 LATCH和DFF的概念和区别4。 用DFF实现二分频。5。 用VERILOG或VHDL写一段代码，实现消除一个glitch6。 给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化简）7。 用VERILOG或VHDL写一段代码，实现10进制计数器。8。 给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径。9。 A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0多，那么F输出为1，否则F为0），用与非门实现，输入数目没有限制。答案：1、系统的设计一般可以分为：1）设计输入：原理图输入或者文本。2）设计处理：综合与优化、映射、布局和布线、生成编程文件。3）模拟仿真：包括前仿真（功能仿真）和后仿真（时序仿真，在布线之后）以及实验验证。4）下载编程。工具有：Synoppsys处于领先地位。Synplify是在美国加州开发的第3方EDA工具。ispDesignEXPERT.Panda2000,maxplusII其他的答案希望大家跟贴添加啊smallfox系列笔试题2(上海的一家IC设计公司2005.10.21笔试题)(zz)setup与holdtimemetastability现象竞争与冒险一个实例判断然后就是用状态机和VerilogHDL实现一个检测010011(类似这样一串数)，并写验证模块；问下面两段verilog有什么区别a)if(aflag)beginout1<=a;out2<=b;endelsebeginout1<=c;out2<=d;endfout<=out1+out2;b)if(aflag)fout<=a+b;elsefout<c+d;最后一题是判断一个4bit加法器的结果是否为0的题目。要和加法器同时得出判断结果，也就是不能在得到加法结果后再对结果进行判断。两路组关联的Cach