第三章 门电路

第三章门电路第1页，课件共118页，创作于2023年2月3.1概述门电路：实现基本运算、复合运算的单元电路，如与门、或门、非门、与非门、······门电路中以高/低电平表示逻辑状态的1/0第2页，课件共118页，创作于2023年2月获得高、低电平的基本原理高/低电平都允许有一定的变化范围第3页，课件共118页，创作于2023年2月3.2.1二极管的开关特性：高电平：VIH=VCC低电平：VIL=0VI=VIH

D截止，VO=VOH=VCCVI=VIL

D导通，VO=VOL=0.7V3.2分立元件门电路第4页，课件共118页，创作于2023年2月3.2分立元件门电路FABD1D2+5V3.9KR逻辑变量0V3V逻辑函数VAVBVF0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V3.2.2二极管与门(VD=0.7V)第5页，课件共118页，创作于2023年2月0.7V3.7VFABD1D2+5V3.9KR0V3V“0”“1”“1”“0”第6页，课件共118页，创作于2023年2月VAVBVF0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V000010输入输出ABF100111真值表:真值表:

n个变量

N=2n种组合第7页，课件共118页，创作于2023年2月000010输入输出ABF100111真值表功能：当A与B都为高时，输出F才为高。F是A和B的与函数逻辑式：F=A•B“•”:逻辑与运算逻辑乘法运算111第8页，课件共118页，创作于2023年2月逻辑符号：&ABF二极管与门任0则0全1则1口诀：波形图（时序图）ABF第9页，课件共118页，创作于2023年2月3.2.3.二极管或门FABD1D2-5VR0V3V-0.7V2.3VVAVBVF0V0V-0.7V0V3V2.3V3V0V2.3V3V3V2.3V(uD=0.7V)第10页，课件共118页，创作于2023年2月FABD1D2-5VR0V3V“0”“1”-0.7V2.3V“1”“0”000011输入输出ABF101111真值表真值表第11页，课件共118页，创作于2023年2月功能：当A或者B任意有一个为高，或同时都为高时，输出F就为高。F是A和B的或函数。逻辑式：F=A+B“+”:逻辑或运算逻辑加法运算000011输入输出ABF101111真值表011101111第12页，课件共118页，创作于2023年2月逻辑符号：1ABF二极管或门任1则1全0则0口诀：波形图（时序图）ABF第13页，课件共118页，创作于2023年2月二极管构成的门电路的缺点电平有偏移带负载能力差只用于IC内部电路第14页，课件共118页，创作于2023年2月数字集成电路：在一块半导体基片上制作出一个完整的逻辑电路所需要的全部元件和连线。使用时接：电源、输入和输出。数字集成电路具有体积小、可靠性高、速度快、而且价格便宜的特点。TTL型电路：输入和输出端结构都采用了半导体晶体管，称之为:Transistor—TransistorLogic。第15页，课件共118页，创作于2023年2月100个以下：小规模集成电路(SmallScaleIntegration:SSI)几百个：中规模集成电路（MediumScaleIntegration:MSI

)几千个：大规模集成电路（LargeScaleIntegration:LSI

)一万个以上：超大规模集成电路（VeryLargeScaleIntegration:VLSI

)名称第16页，课件共118页，创作于2023年2月3.3MOS门电路MOS电路的特点：２、是电压控制元件，静态功耗小。3、允许电源电压范围宽（318V）。4、扇出系数大，抗噪声容限大。优点１、工艺简单，集成度高。缺点：工作速度比TTL低。第17页，课件共118页，创作于2023年2月3.3.1MOS管的开关特性一、MOS管的结构S(Source)：源极G(Gate)：栅极D(Drain)：漏极B(Substrate):衬底金属层氧化物层半导体层PN结第18页，课件共118页，创作于2023年2月

MOS管的结构和符号漏极源极栅极开启电压：VGS（th)第19页，课件共118页，创作于2023年2月以N沟道增强型为例：当加+VDS时，VGS=0时，D-S间是两个背向PN结串联，iD=0加上+VGS，且足够大至VGS>VGS(th),D-S间形成导电沟道（N型层）开启电压第20页，课件共118页，创作于2023年2月MOS管的输入输出特性输入特性：直流电流为0，看进去有一个输入电容CI，对动态有影响。输出特性：iD=f(VDS)对应不同的VGS下得一族曲线第21页，课件共118页，创作于2023年2月漏极特性曲线（分三个区域）截止区恒流区可变电阻区第22页，课件共118页，创作于2023年2月漏极特性曲线（分三个区域）截止区：VGS<VGS(th)，iD=0,ROFF>109Ω第23页，课件共118页，创作于2023年2月漏极特性曲线（分三个区域）恒流区：iD基本上由VGS决定，与VDS关系不大第24页，课件共118页，创作于2023年2月漏极特性曲线（分三个区域）

可变电阻区：当VDS较低（近似为0），VGS一定时， 这个电阻受VGS控制、可变。第25页，课件共118页，创作于2023年2月MOS管的基本开关电路第26页，课件共118页，创作于2023年2月等效电路OFF，截止状态

ON，导通状态第27页，课件共118页，创作于2023年2月MOS管的四种类型N沟道增强型P沟道增强型N沟道耗尽型P沟道耗尽型第28页，课件共118页，创作于2023年2月MOS管的四种类型增强型耗尽型大量正离子导电沟道第29页，课件共118页，创作于2023年2月MOS门的开关作用MOS门

D、S极之间的开关状态受VGS的控制增强型：N沟道P沟道VGS>

VGS（th)

>0

(开启电压）VGS<VGS（th)DS断开DS导通（几百欧）VGS<VGS（th)

<0

(开启电压）VGS>VGS（th)DS导通（几百欧）DS断开第30页，课件共118页，创作于2023年2月

3.3.2MOS门电路1.MOS反相器（非门）0VVDD1)VA=

0V:工作原理:2)VA=VDD:VGS

VGS（th)

,T截止;VF=UDD,F=“1”。NMOS增强型+VDDFARDSGTVDD0VVGS>VGS（th)

,T导通;VF

0V

,F=“0”。结构:第31页，课件共118页，创作于2023年2月0110真值表：输入输出AF0VVDDNMOS增强型VDD0V+VDDFARDSG逻辑式：F=1AF逻辑符号:第32页，课件共118页，创作于2023年2月2.CMOS反相器CMOS电路Complementary-Symmetry

MOS互补对称式MOST2T1PMOS管NMOS管T1:ONT2:OFFOFFON同一电平:+VDDSDADSGF1)结构第33页，课件共118页，创作于2023年2月“0”(0V)VGS<VGS（th)

<0导通+VDDSDAFDSGT2T1PMOSNMOSVGS<VGS（th)

>0截止“1”(+VDD)2)工作原理VA=0V第34页，课件共118页，创作于2023年2月“0”(0V)VGS>VGS（th)

<0截止+VDDSDADSGT2T1PMOSNMOSVGS>VGS（th)

>0导通“1”(+VDD)FVA=VDD

第35页，课件共118页，创作于2023年2月0VVDD真值表：AFT1T2

F+VDDSDADSGT2T11

导通截止0

0

截止导通11AF逻辑式：F=VDD0V优点：静态功耗小速度较快第36页，课件共118页，创作于2023年2月电压、电流传输特性阈值电压第37页，课件共118页，创作于2023年2月输入噪声容限第38页，课件共118页，创作于2023年2月输入特性第39页，课件共118页，创作于2023年2月输出特性第40页，课件共118页，创作于2023年2月输出特性第41页，课件共118页，创作于2023年2月3.CMOS与非门&ABFF=+VDDAFT2T1BT3T4SSSSGG工作原理:结构:00

101

110

111

0ABT1T2T3T4F第42页，课件共118页，创作于2023年2月4.CMOS或非门ABT1T2T3T4F1ABFF=+VDDFAT2T1BT3T4GGSSS工作原理:结构:00

××101

××

0

10×

×

0

11××

0

第43页，课件共118页，创作于2023年2月5.带缓冲极的CMOS门1、与非门第44页，课件共118页，创作于2023年2月5.带缓冲极的CMOS门解决方法第45页，课件共118页，创作于2023年2月6.漏极开路的门电路（OD门）实现输出电平变换、吸收大负载电流、线与第46页，课件共118页，创作于2023年2月第47页，课件共118页，创作于2023年2月

7.三态输出门第48页，课件共118页，创作于2023年2月三态输出的CMOS门第49页，课件共118页，创作于2023年2月三态输出的CMOS门第50页，课件共118页，创作于2023年2月三态门的用途主要作为TTL电路与总线（BUS)间的接口电路公用总线E1E2E3用公用总线分时传送不同数据译码器&A1B1E1&A2B2E2&A3B3E3

门工作

门工作

门工作第51页，课件共118页，创作于2023年2月三态门的用途第52页，课件共118页，创作于2023年2月7.CMOS传输门及双向模拟开关传输门第53页，课件共118页，创作于2023年2月双向模拟开关第54页，课件共118页，创作于2023年2月双极型三极管的开关特性 （BJT,BipolarJunctionTransistor）3.5TTL门电路

3.5.1半导体三极管的开关特性第55页，课件共118页，创作于2023年2月双极型三极管的基本开关电路只要参数合理：VI=VIL时，T截止，VO=VOHVI=VIH时，T导通，VO=VOL第56页，课件共118页，创作于2023年2月工作状态分析：第57页，课件共118页，创作于2023年2月三极管的开关等效电路截止状态饱和导通状态第58页，课件共118页，创作于2023年2月三极管非门AF0.3V3.2V保证VA=0.3V时,三极管可靠截止1)当VA=0.3V时:+2.5VD+12V1.5K

1K

18K

-12VP=30T工作情况:设:T截止要求:VBE0.5V第59页，课件共118页，创作于2023年2月当VA=0.3V时:设:IB=0A0.3V1.5K

1K

18K

-12VP+12VF+2.5VD=30TIB=-1.8VD导通,起箝位作用:

VD=0.7V

箝位二极管

Vp<0.5V

T截止

VF=2.5V+0.7V=3.2V3.2V(VEE)Vp=VEE+0.31.5+18×1.50.3－第60页，课件共118页，创作于2023年2月2)当VA=3.2V时:设:T饱和导通.A3.2V1.5K

1K

18K

-12VP+12VF+2.5VD=30TIB

IBsT的VCES=0.3V,VBE=0.7V。即VF=0.3V,D截止。检验T饱和条件:临界饱和基极电流=ICS

第61页，课件共118页，创作于2023年2月估算IB:先计算IBS:IBS=(12-0.3)/1K30=0.39mA=0.96mA

IB

>

IBs,T饱和的假设成立。得:VF=0.3VA3.2V1.5K

1K

18K

-12VP+12VF+2.5VD=30TICIBI1I2

I1=I2+IB

0.3V第62页，课件共118页，创作于2023年2月0110真值表FAD+12V+2.5V1.5K

1K

18K

-12VP=300.3V3.2V0.3V3.2V输入输出AF“0”“1”“1”“0”第63页，课件共118页，创作于2023年2月0110

真值表输入输出AF功能：当A为高时,输出F为低；A为低时，F为高。F是A的非函数。逻辑式：F=逻辑求反运算“–”:逻辑非运算第64页，课件共118页，创作于2023年2月逻辑符号：三极管非门波形图（时序图）A1AFF求反运算第65页，课件共118页，创作于2023年2月*DTL电路ABD1D2+12V3.9KR二极管与门与非门：A•BA

B(Diode—TransistorLogic)-12V三极管非门D+12V+2.5V1.5K

1K

18K

P=30F第66页，课件共118页，创作于2023年2月与非门：任0则1全1则0口诀：&ABF逻辑式：逻辑符号：F=第67页，课件共118页，创作于2023年2月或非门：ABD1D2-12VR二极管或门A+BD+12V+3V1.5K

1K

18K

-12VP=30三极管非门FA+B第68页，课件共118页，创作于2023年2月或非门：任1则0全0则1口诀：

ABF逻辑式：逻辑符号：F=第69页，课件共118页，创作于2023年2月1、体积大、工作不可靠。2、需要不同电源。3、各种门的输入、输出电平不匹配。分立元件门电路的缺点第70页，课件共118页，创作于2023年2月3.5.2TTL与非门电路结构和工作原理一、结构0.3V3.4V+5VABCFR4R2R13kT2R5R3T3T4T1T5100

750

360

3K

第71页，课件共118页，创作于2023年2月+5VABCR1T1R2T2R3FR4R5T3T4T5输入级输出级中间级第72页，课件共118页，创作于2023年2月T1与R1组成输入级：T1—多发射极晶体管：实现“与”运算。等效电路

b1=A•B•C

c1+5VR1T1b1ABCc1AB+5Vb1R1C第73页，课件共118页，创作于2023年2月+5VR1c1T1b1ABCR2T2R3FR4R5T3T4T5“与”“非”复合管形式与非门输出级第74页，课件共118页，创作于2023年2月+5VR1c1T1b1ABCR2T2R3FR4R5T3T4T5“与”“非”复合管形式TTL与非门输出级0.3V3.4V第75页，课件共118页，创作于2023年2月二、工作原理1、任一输入为低电平（0.3V）时+5VFR4R2R1R5R3T3b1ABC“0”

截止c1T1T5T2T41V0.3V第76页，课件共118页，创作于2023年2月VF=5-VBE3-VBE4-VR2

3.4V高电平！+5V“0”FR4R2R13kR5T3T4T1b1c1ABC1VVFRLT2，T5：截止逻辑关系:任0则1第77页，课件共118页，创作于2023年2月2、输入全为高电平（3.4V）时4.1V3.4V“1”(3.4V)T5T4发射结全反偏R2+5VFR4R1T2R5R3T3T1b1c1ABC电位箝在2.1V0.7V1.4V第78页，课件共118页，创作于2023年2月2、输入全为高电平（3.4V）时全导通(T2、

T5饱和)T5T4R2截止T1:倒置状态C、E作用颠倒+5VFR4R1T2R5R3T3T1b1c1ABC1V0.7V1.4V“1”(3.4V)发射结全反偏电位箝在2.1V第79页，课件共118页，创作于2023年2月VF=0.3V饱和T1T2T5T2：截止逻辑关系：全1则0+5VFR2R13kR3b1c1ABC“1”(3.4V)电位箝在2.1V发射结全反偏第80页，课件共118页，创作于2023年2月TTL与非门&ABCF输入任0：T2、T5截止,T3、T4导通；U0=U0H。输入全1：T4截止,T2、T5饱和导通;U0=U0L。逻辑关系：任0则1全1则0与非门第81页，课件共118页，创作于2023年2月3.5.3TTL与非门外特性和参数测试电路一、电压传输特性：VO

VI&+5VVIVOR第82页，课件共118页，创作于2023年2月简化的传输特性(VO

VI)曲线—二值性曲线VOHVOLVIHVIL1.4VTH截止区(T5：关门)转折区(过渡区饱和区(T5：开门)阈值电压:VTH=1.4V

门槛电压(Threshold)+5VFR4R2R13k

T2R5R3T3T4T1T5b1c1ABC100

750

360

3K

第83页，课件共118页，创作于2023年2月简化的传输特性(VO

VI)曲线—二值性曲线VOHVOLVIHVIL1.4UT截止区(T5：关门)转折区(过渡区饱和区(T5：开门)阈值电压:VT=1.4V

门槛电压(Threshold)第84页，课件共118页，创作于2023年2月简化的传输特性(VO

VI)曲线—二值性曲线VOHVOLVIHVIL1.4UT截止区(T5：关门)转折区(过渡区饱和区(T5：开门)阈值电压:VT=1.4V

门槛电压(Threshold)第85页，课件共118页，创作于2023年2月

通用：VOH2.4V，

VOL

0.4V

典型值：

输出高电平VOH=3.4V

输出低电平VOL

=0.3V

阈值电压

VT

=1.4V1.输出端2.输入端：

典型值：输入高电平

VIH=3.4V

输入低电平

VIL

=0.3V

通用：VI

VT

VI=“1”，与非门开门

VOL；

VI<VT

VI=“0”，与非门关门

VOH。

典型参数：第86页，课件共118页，创作于2023年2月二、输入噪声容限第87页，课件共118页，创作于2023年2月三、输入负载特性(VI

RI)

VIVRIC+5VR4R2R13k

b1100

750

FT2R5R3T3T4T1T5c1AB360

3K

第88页，课件共118页，创作于2023年2月VI=RIRI+R1(5-VBE1)=4.3RI3+RI例：RI=0.5K

VI=0.6V<VT

VI为低电平当RI较小时：设：T2、T5截止截止R4T2R3c1T1+5VR13kT5b1RIVIR2R5T3T4F第89页，课件共118页，创作于2023年2月当RI较小时：VI<VT,

T2、

T5截止，T3、T4导通：VF=VOH。T1+5VR13kb1RIVIR2R4R5T3T4VFRLF第90页，课件共118页，创作于2023年2月当VI=VT时，T5将饱和导通:VF=VOL;此时RI=?求出：RI=1.45K

临界电阻即:1.45K;1.4=RIRI+3(5-VBE1)

1.4V当RI

1.45K

时

箝位VI=1.4V,VF=

VOL。1.45K

饱和VF=VOL+5VRIFR2R13kT2R3T1T5b1c12.1V1.4V0.7V第91页，课件共118页，创作于2023年2月20RI(K

)vI(V)12310.60.51.41.45多余输入端处理：接+5V若悬空:UI=“1”输入端并联使用对应:vOH对应:vOLABCF

UIVRI&第92页，课件共118页，创作于2023年2月

RI

VI关系

:RI

1.45K

时:输入端（VI）相当于接“1”(高电平);RI<1.45K

时:输入端（VI）相当于接“0”(低电平);RI=

(输入端悬空)时：相当于接“1”(高电平)。

第93页，课件共118页，创作于2023年2月四、输入特性TTL反相器的输入端等效电路第94页，课件共118页，创作于2023年2月1.与非门输出为高电平时：（VIL:T2、T5截止，T3、

T4导通。）

拉电流：IOH（几百

)RL(等效)拉电流能力：维持VOH时，所允许的最大拉电流值。+5VR4R2R5T3T4VOH五、输出特性iL第95页，课件共118页，创作于2023年2月2.与非门输出为低电平时：iORL+5V(等效)灌电流：IOL约十几mA灌电流能力：维持VOL时，所允许的最大灌电流值。+5VR2R13kT2R3T1T5b1c1VOL第96页，课件共118页，创作于2023年2月扇出系数(fanout)与非门输出驱动同类门的个数：N8

。与非门的扇出系数一般是10。——带负载能力驱动器：扇出系数可以大于20。第97页，课件共118页，创作于2023年2月3.5.4动态特性tViotVoo50%50%tp1tp2导通传输时间截止传输时间波形边沿变坏延迟变化Vo

平均传输时间（Propagationdelay)tpd=tp1+

tp22典型值：3

10ns第98页，课件共118页，创作于2023年2月对TTL与非门的要求：1）掌握其逻辑关系：任0则1，全1则0；2）掌握其典型参数，会使用；3）了解其基本结构，能定性分析其工作原理。第99页，课件共118页，创作于2023年2月3.5.5其它类型的TTL门电路TTL或非门电路一、其他逻辑功能的TTL门电路第100页，课件共118页，创作于2023年2月TTL与或非门一、其他逻辑功能的TTL门电路3.5.5其它类型的TTL门电路第101页，课件共118页，创作于2023年2月TTL异或门3.5.5其它类型的TTL门电路一、其他逻辑功能的TTL门电路第102页，课件共118页，创作于2023年2月二、集电极开路的与非门（OC门）1.问题的提出标准TTL与非门进行与运算:&ABEF&CD&G1AB

CD&ABEF&CDG能否“线与”？（OpenCollector)G=E

F=AB

CD

EF

EF3.5.5其它类型的TTL门电路第103页，课件共118页，创作于2023年2月问题：TTL与非门的输出电阻很低。i功耗与非门截止：T4热击穿iVOL与非门导通：

不允许&ABEF&CDG与非门截止与非门导通+5VR4R2T3T4T5100

750

3K

R3VOH+5VR4R2T3T4T5100

750

3K

R3VOL第104页，课件共118页，创作于2023年2月2.OC门结构+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC去掉T3,T4标准TTL与非门

可以断开第105页，课件共118页，创作于2023年2月（Open

Collector)F=ABC&符号集电极开路“与”“非”RL（外接）VCCFT5+5VR2R13kT2R3T1b1c1ABC特点：RL和VCC可以外接。第106页，课件共118页，创作于2023年2月3.“线与”电路F=F1

F2

F3RL（外接）任0则0全1则1“线与”使用OC门的关键是选择外接RL