基于FPGA高速数据采集系统(终)

基于FPGA的高速数据采集系统设计摘要：基于可编程逻辑器件FPGA和USB2.0芯片CY7C68013为核心的高速采集系统，设计了在FPGA的控制下，USB接口模块、AD转换模块等协同工作下对输入信号的数据采集系统。介绍了从硬件和软件两个方面来设计数据高速采集系统，重点说明了硬件设计的原理、固件程序的设计思想、应用程序的设计、固件下载驱动程序的开发，USB控制器CY7C68013的特性，通过VHDL语言设计对USB控制器的访问控制操作、USB控制器固件程序设计、USB驱动程序设计。该系统可以实现对信号的高速采集，并通过USB总线与上位机通信，实现在Labview控制界面下进行显示以及数据的存储，这种基于FPGA的同步采集、实时读取采集数据的设计充分发挥了FPGA和USBJ勺优点，提高系统采集和传输速度。关键词：FPGA；USB2.0；高速采集；LabviewHighSpeedDataAcquisitionSystemDesignBaseonFPGAAbstract:TakethelogicalcomponentFPGA,USB2.0chipandCY7C68013ascores.ThissystemrealizethehighspeedacquisitionofinputsignalwiththecooperationworkofFPGAcontroller,USBconnectorandADconverter.Introducingfromtwoaspectsofhardwareandsoftware,thedesignofhighspeeddataacquisitionSystemfocusesontheprincipleofhardwaredesign,thefirmwareprogramdesign,applicationdesign,developmentoffirmwaredownloaddriver,USBcontrollerCY7C68013characteristicsrealizethecontrolofvisitofUSBcontrollerandthedesignofUSBcontrollerfirmwareprogramandUSBdriver.BymeansofUSBbusandUpperComputer,thedisplayandstoreofdatacanbeachievedundertheLabviewcontrolinterface.Thedesignofsynchronousacquisitionandreal-timereadgivefullplaytotheadvantagesofFPGAandUSB,improvingthespeedofacquisitionandtransmission.KEYWORD:FPGA;USB2.0;SpeedAcquisition;Labview目录第一章概述…………1TOC\o"1-5"\h\z1.1项目背景及研究意义11.2国内外研究现状1第二章总体方案设计………………22.1硬件总体方案设计22.2软件总体方案设计2FPGA程序流程图2USB芯片程序流程图2LABVIEW程序流程图3第三章硬件设计……………………4硬件原理设计………………4芯片的选择…………………5FPGA的选择5USB芯片选择5A/D的选择53.3硬件电路设计6USB芯片外围电路设计6CPLD电路设计7AD电路设计7第四章软件设计……………………8FPGA程序设计8USB固件程序设计104.3上位机程序设计12第五章系统调试……………………14第六章设计总结……………………17附录…………………附录IProtel原理图附录IIFPGA顶层图#输入频率大于100K时，信号出现衰减，分析其原因是AD模块上一级和二级运放出现衰减。第六章设计总结实现了基于FPGA的高速实时数据采集系统设计，FPGA作为数据采集系统的控制核心，通过软件编程控制硬件实现通道的选择，利用FPGA控制实现A/D转换，并给出控制转换波形。由此可见，控制波形完全符合ADS930的转换时序,达到设计的目的。此外，基于先入先出存储器(FIFO)的先进先出特性，可实现数据的缓冲存储，充分利用系统资源，节约系统成本，具有良好的可移植性和可扩展性，便于调试和修改。可以实现数据的实时高速采集在高速实时数据采集方面有较好的应用前景。已解决的问题：自从今年4月份准备做这个项目开始，由于没有任何经验，花了很长时间来熟悉各部分原理、电路，在老师的指导下，现在也对整个系统的原理有了清晰的了解。在制作作品当中也出现了很多问题：USB芯片的驱动程序在WIN7系统下不兼容，采用XP系统正常。电源部分本打算用7660来把正5V转为-5V但由于输出电流太小，也放弃了，最终采用了电源DC-DC模块。芯片发烫，PA1和PA2同时为低电平时芯片发烫，采用了移位寄存器的方法后，使用串行数据传输解决了这个问题。ADS930模块中，当输入信号小于-4V或大于4.5V时，波形开始出现失真,原因是模块中第一级运放(电压跟随器)波形失真，问题尚未解决。这些是主要问题，在程序编程过程中也出现了很多问题，但都在组员的帮助下和老师的指导下解决了。不足和解决方案在FPGA中是否采集数据是根据FIFO的FULL线来控制，理论上USB传输数据远大于采集的速度，这样几乎可以不停止采集。但实际发现FPGA给AD的时钟存在40~50ms的停止，原因就出在FPGA在等待FIFO向上位机发数据。当采集数据时，发现AD的输入信号有噪声出现，原因有可能是因为AD时钟信号稳定而导致.目前我们的作品AD是8位的采样率最大是12M,并没有像申请书那样AD是12位，米样率最大10M.以上问题，我们将在接下来的制作中改进，把AD换成更高分辨率，更高采样率的。附录附录IPROTEL原理图丄■■+f*i：IhT-dH£Airier■yarlE-smn:_.总二EMSSK也lr£si--£.JF□tjf-€-EbiErmFlw-r-rarn-mrrer-nE-'JI'.-.1ITn丁-rl^n口5附录IIFPGA顶层图★虹如屮匚：4:1=::■5DwSil卩3.J]reiRENEra_o-qiLqjtanjIwipE'.flt.-=-2II吁二I用3卜-I:-u」★虹如屮匚：4:1=::■5DwSil卩3.J]reiRENEra_o-qiLqjtanjIwipE'.flt.-=-2II吁二I用3卜-I:-u」匕~产匸竇由丘证叽銘tj-：jJc~—■―三一PW,144PtJl4Q氷nc甲」JINFtJ133Ph121PfJIZZFtJ13DPtJ1x7PtJ.IZ2"IMFtJ113FtJ1l7urn4e3LCEDoeENT□DBFRCD(MMGW-I丹怀1亠LFPAIIai3_"1Mli.nJi.jl|;学ft-1^rr~r■.■_：KM亦9HkifI："I嬴PCI£1ffi暑酬GPT4i4HM±Epriif.m反Fn61FT4&em5?WJM-冷5PnTEFT471参考文献卢俊强、鞠晓东基于CPLD的多通道高速高精度数据采集控制器设计及应用.2006薛园园、赵建领USB应用开发实例详解•人民邮电出版社.王志新虚拟仪器及其应用.上海大学学报万军华、张国云基于FPGA和USB接口的高速高精度通用采集卡设计.2010.3苏维嘉、王力全基于FP