电源完整性整理要点

电源完整性分析-郝晓飞PI电源完整性（PowerIntegrity,简称PI）：当大量芯片内的电路输出级同时动作时，会产生较大的瞬态电流，这时由于供电线路上的电阻电感的影响，电源线上和地线上电压就会波动和变化，良好的电源分配网络设计是电源完整性的保证。造成电源不稳定的根源主要在于两个方面：一是器件高速开关状态下，瞬态的交变电流过大；二是电流回路存在电感。从表面形式上来看又可以分为三类：同步开关噪声（SSN）,有时被称为Ai噪声，地弹（Groundbounce）现象也可归于此类；非理想电源阻抗影响；谐振及边缘效应。电源完整性的作用是为系统所有的信号线提供完整的回流路径。破坏电源完整性的主要因素只要有以下几种：地弹噪声太大，去耦电容设计不合理，回流影响严重，多电源、地平面的分割不当，地层设计不合理，电流分配不均匀，高频的趋肤效应导致系统阻抗变化等等。正常情况下，电压波动范围不超过+/-5%。例如，一个10v的电源，允许的波动范围为5%，最大瞬间电流为1A,那么最大电源阻抗为:Zrarget（正常电源电压Zrarget（正常电源电压）X（允许的波动范围）

最大电流(5V)x(5%)1A=0.5Q然而，目前电路设计的趋势是电压变小，瞬时电流变大，从上面的公式可以看到，最大的电源阻抗呈现下降的趋势，这就更加要求我们在电源完整性设计的过程中减小电源阻抗。在设计电源阻抗的时候，我们不仅要计算直流阻抗（电阻），还要考虑高频下的交流阻抗（主要是电感）。一般在时钟的上升和下降沿，电源系统会产生瞬间的电流变化，用如下公式来表达受阻抗影响的电源电压波动：V=i-R+L-d

drop dt通过观察公式，我们在设计过程中可以考虑通过如下措施达到降低电源的电阻和电感：①使用电阻率低的材料，比如铜;用较厚、较粗的电源线，并尽可能减少长度；降低接触电阻；减小电源内阻；电源尽量靠近GND；合理使用去耦电容。电源完整性设计：1、 使用电源平面代替电源线，降低供电线路上的电感和电阻；2、 电源平面和地平面相邻，电源和地紧密耦合；3、 放置旁路电容，1uF~10uF电容放置在电路板的电源输入上，而uF~uF电容则放置在电路板的每个有源器件的电源引脚和接地引脚上；4、 保证大电流器件电源的回流路径畅通无阻。电源噪声的起因及危害造成电沥不稳定的根源主曼在于两个方面：一是器件高逮开关状态下，瞬态的交变电济过大，二是电浇回路上存在的电感。从表现形式上来看又可汰分为三类：同步开关噪声(SSX),有时視称为Zu噪声，地弾(Groundbounce)现象也可归于此类(图1非理想电湄阻抗影响(图谐振及边缘敕应(图1-臥nLre&T^非逼梅唱谀平面存花阴抗Load工Sl-bnLre&T^非逼梅唱谀平面存花阴抗Load工Sl-b三.同步开关噪声分析同步开关噪声(Simulmeous^itdiXoise,简称SSN)是指当器件处于开关状态，产生瞬间变化的电谎(讨4丄在经过回溢途径上存在的电感时」形成交流压降，从而引起噪声，所臥也称为噪声。如果是由于封装电感而引起地平面的液动，造成芯片地和系统地不一軌遠种现象我们称为地彈(Groundbounce),同样，如果是由于封装电感引起的芯片和系统电源差*就称再电源反弾(Po^rBounce).所人严格的说，同步开关噪声并不完全是电源的问题，它对电源完整性产生的影响最王要表现为地电源反弾现象。同步幵关噪声主要是伴随看器件的同步幵关输出〔SSO,即Simultaneous歸曲Output)而产生，幵关速度越快，畴间电流变化越显著，电谎回路上的电感越丈’则产生的SSNg严重。基本公式为：•匚仙・〔虹如其中I指单个开关输出的电流N是同时幵关的驱动端数目』二晌为整个回流路径上的电感，而叮跡就是同爭开关噪声的大小。这个公式看起来简单，但真正分析起来却不是那么容易,因芮不但需要对电路进行合理的建模，还要2002-8-26-判断各种可能的回溢踣径，以.及分析不同的工作状态。总的来说，对于同步开关噪声的研究是一个比较宾杂的工程，本文也只是对苴基本原理俶一个概括性的阐述。此外，如果考虑地更广一点，除了信号本身回流路径的电感之外，离的很近的信号互连引线之间的串扰也是加剧同步幵关噪声的原因之一。由于电阻对开关噪声的影响很小，対简化讨论「弦里忽略其影响，并把封装电感提取曲简化的集总元件进行分析。我们可以将荒耳分再两种情况：芯片内部(Oil-dlip)开关噪声和芯片外(offchip)幵关噪声。可以参考團匚当內部Dri代K幵关〔此时dri化rl作為接收端)时产生的噪声就是o-n-chipSSN,可以看到其回流途径只经过电源和地，和信号管腳的寄生电感无关j而3Dnverl©或2)作为幵关输出时，产生的噪声称为offchipSSN,这时的电流将流经信号线和地，但不经过芯片的电源管脚(信号跳变为1到刀。VCCDriirerlIiiiifeiSBriver4onchipretrun.Ls_—offchip

VCCDriirerlIiiiifeiSBriver4onchipretrun.Ls_—offchip

匚-returnpathGNDEg曲m分析电路撲型二芯片内部开关廢声先分析如由甲的情况，上图中的匸卩和Lg为封装中电源和地的寄生电感，二为系统电源的电感。现假设二为封装电源和地总的电感，由于“和二呂上通过的电流是反向的，贝叽Kp-Lg^,卜匾指Lp和“之间的耦合电感。这时芯片实际得到的电压为:因而，在瞬间幵关时，加载在芯片上的电源电压会下降，随后围绕卞弓振荡并呈阻衰减。上面的分析仅仅是针对一个內部驱动工作的情况，如果多个砸动级同时工作，会造成更大的电源压降，从而造成器件的驱动能力将降低，电路速度会减慢。通常可以栗取的措施有：1-降低芯片內部岖动器的开关速率和同时开关的数目、以减小必曲7不过这种方式不现实，因対电路设计的方向就是更快，更密。降低系统供给电源的电感，高速电路设计中要求使用单独的电沥层，并让电沥层和地平面尽量接近。3-降低芯片封装中的电源和地管脚的电感，比如增加电'源地的管脚数目，减短引线读度,尽可能采用大面积铺铜。壇加电源和地的互相耦合电感也可以减小回路总的电感，因此要让电源和地的管脚成对分布，并尽量靠近。5-给系统电源增加旁路电容，这些电容可以给高频的瞬变交流信号提供低电感的旁路，而变化较慢的信号仍然走系统电源回路（05虽然血chip殛动的员载电容也可2OT2-8-25 j以看作旁路电容，但由于其电容很小，所臥对交流旁路作用不大。6.考虑在芯片封装内部使用旁路电容，这样高频电適的回路电感会非常小』能在很犬程度上减小芯片内部的同歩幵关噪声。?•更高要求的情况下可以将芯片不经过封装而直接装配到系统主板上，逑称为MR技术（DirectChipAmcli但这相关到一些稳定性和安全性的问题』在目前的技术水平下，还存在着很梦问题。47口歸蛍+Cnd图7旁路电容an-chip呂刖的作用47口歸蛍+Cnd图7旁路电容an-chip呂刖的作用2.芯片賢韻开关噪声下面再分析一下°ff<hip的情况（團5它和on-chip最显著的区别在于计算开关噪声的时候需要考虑信号线的电感，而且对于不同的开关状态其电流回路也不同，1到。跳变时,回浇不经过封装的电源管脚，。到1跳变时，回溢不经过封装的地管脚。类似前面的分析，可计算由于封装电感的戢响造成的电压降为（不考虑系统电源电感）:璋,璋,=®_Lg_”①理图81到0开关状态下的off-chLp回流路径这时，芯片的地并不是和理想的系统地保持同样的雲电位，而是有在丫禺的电压浪动，这种情;兄我们称之为地反弹（也称地跳，或Groundbounce）,同样对于口到1幵并状态，封装电感会给电源造成一定的压隆，称为电源反弾。当然，地弹现象是on-chip和口fF也吩同步开关输出的综合影响，但需要注意的是，地弾噪声只根源于封装寄生电感‘和系统的电源及地的电感无关，逑也是丸咒和Grounibounce在概念上不等同的根本原因。顾轻开关噪声的方法有以下几种:1・降低芯片内部驱动器的幵关速率和同时幵关的数目。N降低封装回略电感，増加信号和电源和地的辐合电感。在封装内制使用旁踣电容，这样能让电源和地共同井担电流回路，可以减小等效电感。但对于系统电源的青路电容使用将不会影响地弾噪声的犬小O如何选择电容对于一个实际的电踣系统’我们如何正确选取合适的电容呢？我们決一个实际例子来说明；假设电路中有刃个聽动缓冲器同时幵关输出，边沿速度1叫負载3甲巧电压“代允许波动范围为（如果考虑电源层的阻抗影响，可允许的浪动范围可鬻扣）°则最简单的一种方法就是看负载的瞬间电流消耗，计算方法如下：先计算负载需要的电流I先计算负载需要的电流I"罕=型二竺=节也：则总的电;盍需藝50X75^=S.75ATOC\o"1-5"\h\z' & 1ms然后可以算出需要的电容Idt3.7 _C= = =:dV2.5x2%3.考虑到实际情况可能因为温度，老化等影响，可以取SOnT的电容以保证一定的裕重。3.并可采用两个4OiJ的并联,以减小三上面的逑种计算方法很简单，但实际的效果不是很妹特别是在高频电路的应用上，会出现很參冋题。比如上面的这个例子，即便电容的电感很小，只有InH,但根据凶=二山血可以算出大枫有却丹的压隆，这显然是无法接受的。因此「针对辕高频率的电踣设计时，我们要采用另外一种更対有效的计算方法，主要的是看回路电感的臺响。仍以.刚才那个例子分析：先计算电沥回路允许的最犬阻抗％唤Xh1bx=AVAl=0.05V/3.75A=13.3mohms考虑低频旁路电容的工作范围FeytaesFhypaee=Z咤亡riL：=13.3/（2X3.14X5）=424KHz逑是考虑板子上电源总线的去耦电备一般取值较犬的电解电容，遠里假设其寄生电感为5nH.可以.认対频率低于坯卩畑的交流信号由板级大电容提供旁跖考虑最高有敷频率Fg,也称为载止频率E..：：=O.5/Tr=0.5/lnS=500NHz,截止频率代表了数字电路中能量最集中的频率范围，超过F“的频率将对数字信号的能量传输没有需响。计算出在最犬的有效频率£Fz）下』电容允许的最犬电感二7UTr=XMAX =133加肋拓=4葛販兀 3.14 '■…假设每个电容的三辽为L五虫包含悍盘引线的电感I,则可算出需要的电容个数MN=HSLLT：.T=1.5n：-i424pH=354?•电容在低频下不能超过允许的阻抗范围，可以算出总的电容值匸C= __: = : =2831^3亍码fzjss'兀逊-2乂3一14k424KHz>-13_3用血瞒S.最后算出每个电容的取值CmCn=C/N=28.3uF354=80ilF计算结果表示，対了到达最佳设计效果，我们需裳将⑼个SOnF的电容平均分布在整个卩①扳上，但是从实际情况看，这么多电容往往是不末可能的，如果同时幵关的数目馮少,上升沿不是很快，允许电压滾动的范围更大的话，计算出来的结果也会变化很丈。如果实际的高速电路要求的确很高的话，我们只有尽可能选取三肛技小的电容来避免使用大量的电容。电容在Layout中注意事项通过对以上电容特性的分析,我们可以.大致总结出高速P伫B布线中对电容处理的要求「简单的说就是降低电感。具体措施主妾有：•减小电容引线引脚的长度。悻田心常生封L•电容其量靠近器件，并直接和电源管脚相连。降低电容的高度（使用表贴型电容）。•电容之间不要共用过孔，可以考虑打务个过孔接电沥地°•电容的过孔要尽量靠近焊盘（能打在焊盘上最佳），如團18所示：四、电容退耦的两种解释采月电容退糯是良券电康嗪目间題般兰萎方法，这种方法对隹高瞬态电流的同应逮區,澤低电源分証系统尤运抗都非苣有我=对二电容追耦，很多镇玫中都有渉亞，但是阐述的角度十同L有些是从局部电荷老储C即储能)的瀚度来说明，有些是从电源幷配系统的阻抗的角度来说明，还有里密料的说明更为涅乱，一会接储能，一刍援吕拭，壬此很多人在看资糕的订滨感到有些迷惑：其实'这两种崔法，才质上是咱匡的，吴三过看待间题的视垄=同而已：为丁让大家有个清耀的认识，本文分别介绍一下这两种奚释：4-1从储能的毎度来说明电容追施辜理=在壬柞电站板rh通巨会在负载苦片唾勇放置彳艮寒电容，这些电容就起到苞臨追藕柞二;亘1去耦巨齊亘1去耦巨齊^1电兰觅载电流下变寸:其电流弓穩压电源部分握供：副医中旳s方向対医所禾.此可电容两為苞压与负载两端电压一致，电盘匚为口，电容两端臣储眉三数昼的电荷，其电荷数亘和电容章有黄=兰负载瞬态电济戏生变化汀，三二鱼载芯片內部异怔管电二转换谨度棣快，世须在极短的刊阖內为贸菽芯片提供二够囱电流：但是稳压电源三法很快帀.应员裁电流的妾■IL壬此！电流I.不会马上満己负载瞬态电渍寮求！宜此负載芯片电压会降低.担是e二电容电压号负载电压崩同，壬此电容两端三在电压变化：对二电容来说电压变化必然产兰电謊，此寸电容对负载故电，电流L~^为山为负裁若片提僭电流=櫃捋吃春等式Edidi〔鱼式1)m委电容亘c足够大：只需腹小的电压变化，电容就可以提供足鮭大时电流，谴足负裁睡态电流的晏求：这样就煤证丁鱼藪芯片电压內变化在容许的范三向：遗旦，崩三二电蓉预主车储丁一部分电能，在负载需萎的m滨緒敢出来，即电容是储能元件匚储能电容的枣在便负裁帚耗的能冒得到快速补充：巨此保证tm两端电压卞三二有末大变化：此寸电容担负的是局郡电抵的弟邑：从储続的角匿来匡留电源追耦，菲常昼观易唾，但是对电鋁设f帮助k大：从匝拭的角度瑾昶电容追糯：琵让我们设F■电鍔汀有章可隹：实际上，在决定电源幷配系统的云稱电容亘的讨像！三的就是且拭的嘶唸：4.2从阻抗的囂度来理解退常匣富=将匡1中的负载菇片拿掉，如區2所壬…从AB两点向左看过云,稳压电源以及电容追耦系统一起，可以看.宓一个复合的电源系统匚这个电源系统的特点是：十论ab两点间负.裁瞬态电渍如何变化，都能嗨证AB两点區的电压廉持穩定，艮匚査E两点直电压变化很小：旻片2巨晅部令旻片2巨晅部令CM我们的最终设一弓标是，卞论阳两点间鱼裁瞬态电流如何变化，都委保持AB两点闻电压变化范圉很小，根据公忒初这个委求等皴二电滦奈统的左抗E委足讎低：在图2中，我们昱通:二去糯电容来达到遠一賽求曲，旨此从等裁时角度已笈，可以说去摆电容降低丁电傑系统的且拭：另一方面'丛电路原坯的誦摩来说，可得到同样结论：电容对二交流信W全现低勺抗特性，毘此加入电容，实际上也确实降低-电傑廉绞的交渍亘抗=从月抗的角度理赏电春退藕，可反绘我匸设汁电黑井配系统芾来槻大的方便n实厢上'电源分配系统设一的最根才的原则就是谊勻抗最小：最有戏的设F方法就是在这个原则扌旨导下产兰的匚九、著名的TargetImpedance莹君的Tar爭：IzpedanceC耳标吕拭CTargetIipedance）定卫为:罗血X险珈-他忍MX~ ~匚金式4）其中： 卩助为萎蛙行去翹的电源电压等级.常见的有丹、3.3V.1.8V-.L.2GV.L.霑等,堆妙也为允许的电压波动，在电歩噪声余亘一三中我们三经闌述；ZT：典型值为2.5乩 叫昭负载苗片的最丈瞬态电流变化宣’遂盍罠可罠释为：能满W负载最大瞬态电渍供应，三电压变化六崔辻最乂容许波动范亘的惰况下，电派廉统W身巨抗的昱兀值匚崔过这一刃抗锻，电源波动将趙过容许范團=如果你对诃拭和电压波幻的关系穴清樂科话、清三顾"电容追耦的两种奚释沒一三：討目标弓抗有两点言萎说明：目标月抗是电源系统时瞬态叵抗，是对快遠更化的电流憲现出来的一种左拭特性：W标月抗和一定竞匿衿频段有关n在感兴瞿的整"频率范昌內，电源主抗善K続栩过这个值：口拭呈电且、电感和电容共叵作m曲结果，却此宓隸与频率有关=感畀担的嶷个頻率范亘有多大？这和荧薮对瞬态电渍的寮求有黄；顾名思文，瞬态电流是掩在极短廿同內电傑应须提供的电渍=如果把这个电渍看镇信w的话.柜三二一个阶趺信w,具有很竞的頻谱，这一频缰范同就是我们感咒趣的爛率范邑；站果暂讨h坯奧上述两点，没关系，遂续看芫本文后面的部分，你就明兰丁：方法一=利用电源呃动的兔载计算电容量设负载匚容性）^30pF?萎在2l帖內从W驱动到3占W瞬态电流为：/=C—=30pFx—=49.5mA出 X （公式E）如果共有3E个这样的负裁宥寮驱动，则瞬态电流为：36M9.5mA=1.782A=假设容许电压波劫为：3.3=*2.5%=82.5mVr所需电容昼为C=I*dt/dv=1.782A*2ns/0.0825V=43..2nF说明：所t)口的电容实际上柞为抑乏电压波纹的倚饪元件』该电容宓须在3右內为鱼.轅捉供1.782A的电流，闫E寸电压下降尺能超过82.5mV,工此电容值应幄提垃2・5mV来L算=记隹：电容護电给伍载隹供电號，其本身电压也会下降，担呈电压下降的亘卞詐星过吕25mV〔容许的电压波纹L这种计算没忙么实际盍叉,之所臥枚在这里说一下，是为了让大家对三耦原理认识毘深=方法二=利用目标皑抗计算电春量(设讦思?&JH严盜要吃透，为丁清绽脚说明电容昼的匸算方法，我冊m—个阴二：委云橇的电源为1.2vr容许电压波劫为2.5%：最竟瞬态电流600mA：第一步：讦算目标阴抗畑=廻管泌=1-2；；023=5隔第二歩：硝定穗压电源频率响应范胃=和具诂恒巨的电源片工有关，通常在DC到几EkHz之间=这亘设为口匚到100kHz.在lOOkHz^TEl,电源芯片能很好的时瞬态电流做出反应，高二100kHz三寸，表现为很高的用抗，如貝没有外加电容，电源波动将翅过允许的为了在直二lOOkH忑寸仍谴二电压浚劫小二2.5%萎求，应该加多大尉电容？第三步：讦算bulk电容量刍頻率处亍电容耳谓抿点以下?九电容的冃拭可近似表卞为：频率f趣高，：且拭越小，频率越低，且拭谨大匚在感兴揑的频率范围內，电容的最大正拭玄能超过目标迄拭，殂此便10OkHz C电容起柞.二的频率范邑的最抵频率，对应电0=一-一=31.831wF2贰就耐¥第四步=计算buic电容晌最高有效频率刍频率处二电容宜谓摂点以■上寸，电容的且拭可近似表壬为:频率f越高，三抗谨大，但记抗六能超过目标耳抗’假设ESL为5MH：则最高有熬頻爲=盛抢酣™岭銚把电嗣抗*碱到1.6MHZ±间控三恠弓标訶拭之下：吕频率高二LEIMH忑汛还需寮额外的电容来控岂电源系统习拭’第五步；计算频率高于1.6MHZ时所蛊电春扯兵舉望电源系统在SOOMHztlTEl^能満足电压滾动萎求，就世须控剖电容的寄生电感亘*必须满足2兀所以.有:假设便至皿公三的0402基裝礎笹电容，寄兰电感釣为】4riH,如上妄妾到电跖板上后过孔的奇兰电感■:本立后面有F算方法）假设为0£nH,则总的寄兰电感为1riH；为-满〔总电感兀大二0.16nH的赛求：我忙琴委并長的电容个数为：1/0.016=62.5个,魁此需萎旳个（M2电容:为了在1.EMHZ寸月抗外二目标巨抗，需要电容昼为:U二 二［.昭94uF2托冥减疋曲丑此每个电容的电容昼为L9894/63=0.03UF.综上所1述，对二这个系统，我们选择1个31-831UF的大电容和£日个0.0316UF的小电容即可攏足赛求’注意：口上基亍目标FJ,±=.■T3^etT^pe^ce-）司计算：己是为二说民这科方三刁基三原担.实氐中穴能这样衙羊訂计算就丁事.因为还有很雾间题言妻考.虑匚学二二亘点建这种方竝才核心息想十五、电容的去耦半径电容去耦旳一个亘萎问題是电容舵去耦三轻=大多敦资匹中都会狂到电容拦放姿尽亘義近芯片，多数资再都是丛减扌目路电感的角良来谏这几揺放距离问题=确实，减小电感是一人宣寮原盂：迴是还有一个亘赛的原旨大多数资料卸没有接及：那就是电容去耦为径问题匚如兵电容摆放离芯片过迂，崔出丁它的三耦壬径，电容将先去它的三耦的柞理奚去耦M径最好尤莎法就是考瘵嗪击谯和电容补堂电流之直的月位关系’三芯片对电流的需求笈兰变化三九会在电源平面的一几很小的局部亘址內产兰电压扰越，电容要补偿这电流，：或电压人就誉须先感祁到这个■电压扰动.信W在介质申传摺蓋萎一定的三才间，壬此从揑兰局部电压扰动到电容感知到这一扰动之冋有一个汀直延迟：闫样，电容的补莹电流到达扰动童也需姿一个廷迟=壬此昼隸楚戌囉宙隨和电容补楼电流之匣的加但上的兀一致=特定的电容，对与它三谐抿頻率可同的噪亩补瑩歆異最好，我们以这个频率来衛亘这种相位关乘：设m谱抿频率为f,对应波三为』：补愷电渍表达式可三为:2j?1=a/^~其中，A是电流椁匿，尺为青萎补偿的区域到电容的距厘，匚为宅号传指建度=当扰动M到电容的距蔑达到对4比补偿电诜的相位为?和噪应城@位刚好差旧o度，卯W三反菇=此时补雀电流三再起柞二，去韬柞.冃关裁，补営的能亘无法及苗送达n为，経有我传递补偿能宣，应便噪由傑和补軽电溢的珀住差尽可能的小，最好是同甬位&^距區越近！屈越羞遂Hl补偿能量传遼趣备，如貝距离为D则补偿能童吕幷之弓传遥到扰动M遠就饕求噪族原距翟电容尽可能的迂，赛元小二久化实际应目已这一距窪最好控壬在超4°"对5°之飢这是一个经验数据=闵如=o.oaiuF^^w：如貝实叢到电鍔板上后总的寄兰电感为1.6nHr那么其安芸后的谓按頻率为125.SMHZ,谓揺胃期为7.95ps,悵设信号在电踞板上的传摺递厦为1尿2川汇山则波长为479英十=电容去耦耳轻为47.9/50=0.958英j