三极管基本电路总结_第1页
三极管基本电路总结_第2页
三极管基本电路总结_第3页
三极管基本电路总结_第4页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1•共射极电路:共射极的放大倍数较大,输入输出电阻也较大,适合作为多级放大电路的输入级而不适合作为输出级•但是由于基极与集电极的结电容受密勒效应的影响,高频特性较差,因此适用于低频功率放大.2•共基极电路:由于共基极电路的输入电阻很小,且输出电阻较大,因此很少用共基极电路进行放大•但是由于其基极接地,使得基极和集电极的结电容不受密勒效应的影响,因此常用于高频放大或与集电极电路组成宽带放大电路,例如用于视频信号放大等.3•共集电极电路:共集电极电路的电压增益为1,常用作电压跟随器,此外,由于其输入电阻很大,输出电阻很小,带负载能力很强,因此可用作阻抗变换及作为多级放大电路的输出级•例如互补推挽输出级就是采用共集电极作为输出级.shuijian发表于2006—5—1312:47:00共集放大电路具有很多的优良特性,比如输入阻抗高,输出阻抗低,而且具有电压跟随特性,因此常用来作为多级放大电路的输出级,典型的应用就是在运放电路里的互补推挽输出•下面我们来具体分析共集放大电路的中频区特性,见图:由图可计算出电压放大倍数为:Au=(1+B)Rl'/[rbe+(1+B)Rl']~1其中,Rl'=R3//R4由此可以看出共集放大具有电压跟随特性.输入电阻ri二R1//[rbe+(1+B)Rl']其中rbe为基-射电阻,计算方法为rbe二rbb'+(l+B)Vt/Ie(也可查手册得到,一般为l-2kohm)Vt常温取26mV由上面的式子可以看出共集的输入阻抗很高输出电阻ro二rce//[(Rl+rbe)/(l+B)]~(Rl+rbe)/(l+B)由上面的式子可以看出共集的输出阻抗很低约几十欧到几k这里由于采用的是固定偏置,因而比较大,如果采用分压偏置,输出阻抗会更小.另外为计算方便,这里没有考虑信号源内阻•具体计算过程可根据中频区放大电路的微变等效电路计算.下面是该电路的输入输出波形,从输入输出波形可以看出共集电路具有电压跟随特性.shuijian发表于2006—5—1223:36:00三极管共基电路与共射的分析类似,只是输入输出的电压信号同相,对于参数相同的电路,其电压增益相同•但是由于输入阻抗低,一般很少用•见图:

3kOhm10uF1001uF2SkOhmci口七kohmBkOhtmVJ1kHriI/ODeg3kOhm10uF1001uF2SkOhmci口七kohmBkOhtmVJ1kHriI/ODeg英基极放大电路输入输出波形如下:输入输出瞬:绿线轴入波靱叽红色轴皈翻咲输入输出瞬:绿线轴入波靱叽红色轴皈翻咲从输出曲线和输入曲线我们会发现有一定的相位差,这应该是电容造成的.为改变这种不良之处,可以使用负反馈.虽然共基电路的输入阻抗低,但由于没有基极-集电极的结电容Cob的影响,频率特性好,可用做高频放大器.具体分析可参考共射电路的分析过程.上拉电阻:1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。2、OC门电路必须加上拉电阻,才能使用。3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。4、在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,提供泄荷通路。5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力。6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。7、长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。2、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。3、对于高速电路,过大的上拉电阻可能边沿变平缓。综合考虑以上三点,通常在lk到10k之间选取。对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定,主要需要考虑以下几个因素:1.驱动能力与功耗的平衡。以上拉电阻为例,一般地说,上拉电阻越小,驱动能力越强,但功耗越大,设计是应注意两者之间的均衡。2.下级电路的驱动需求。同样以上拉电阻为例,当输出高电平时,开关管断开,上拉电阻应适当选择以能够向下级电路提供足够的电流。3.高低电平的设定。不同电路的高低电平的门槛电平会有不同,电阻应适当设定以确保能输出正确的电平。以上拉电阻为例,当输出低电平时,开关管导通,上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。4.频率特性。以上拉电阻为例,上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟,电阻越大,延迟越大。上拉电阻的设定应考虑电路在这方面的需求。下拉电阻的设定的原则和上拉电阻是一样的。OC门输出高电平时是一个高阻态,其上拉电流要由上拉电阻来提供,设输入端每端口不大于100uA,设输出口驱动电流约500uA,标准工作电压是5V,输入口的高低电平门限为0.8V(低于此值为低电平);2V(高电平门限值)。选上拉电阻时:500uAx8.4K=4.2即选大于8.4K时输出端能下拉至0.8V以下,此为最小阻值,再小就拉不下来了。如果输出口驱动电流较大,则阻值可减小,保证下拉时能低于0.8V即可。当输出高电平时,忽略管子的漏电流,两输入口需200uA200uAx15K=3V即上拉电阻压降为3V,输出口可达到2V,此阻值为最大阻值,再大就拉不到2V了。选10K可用。COMS门

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论