关于光刻技术的几点思考

关于光刻技术的几点思考

随着芯片行业发展的加快，芯片制造商不仅要追求设备的更高成本，还要追求构建成本的经济性，并努力符合标准。这就使得娴熟的光学光刻技术拒绝放弃任何可能的机会,以顽强的生命力不断地突破其先前认定的极限,达到最新前沿。近年来,随着器件尺寸的不断缩小,作为现有光学光刻技术的延伸,浸没式光刻因其能获得更高的数值孔径而实现更高的分辨率深受业界青睐。在摩尔定律的驱动下,光学光刻业已成功地跨越了45nm技术节点的量产阶段。目前,作为32nm芯片量产的唯一选择,采用双重图形曝光的193nm浸没式光刻,冲破了重重障碍,已从技术的成熟性和量产的经济性方面以无可取代的优势步入了32nm技术节点的量产期。由45nm到32nm技术节点,光刻技术的突破主要表现在双重图形曝光技术的采用和曝光设备k1双重图形成像方案在今年的SEMICONWest的Sokudo光刻论坛上,重点讨论了双重图形成像技术的挑战。可以确定,双重图形成像技术并未解决所有难题,但即便如此,对32nm成像而言,已被认定为最有前景的技术,对22nm成像来说也可能如此。AMD资深研究员HarryLevinson为参加讨论会的供应商提供了讨论的契机。正如他所提出的,双重图形成像技术确实把麻烦加倍了,但采用这种路线的动机则相当简单。传统上业界仅仅通过缩小光刻光源的波长——从弧光灯到365nm,到248nm,进而到当前的193nmArF光源——来逐步获得更好的线宽。对业界来说,进一步缩小波长到157nm没有根本上的优势,而缩小到极端远紫外光波长13.4nm的大跳跃看来不能很快实现。因此业界普遍认为,需要采用两次图形化成像技术来跨越鸿沟,直到下一次光源波长发生变化。“然而,这将是非常困难的。”Levinson特别提到这一点。与单次成像技术相比,每个节点的参数如套刻、CD控制和线边粗糙度约按0.7进行等比例缩减。图1给出了单次曝光、两次曝光及EUV光刻对套刻精度要求。更加严谨的套刻控制是成功实施双重图形成像技术的关键所在。但是,另一个需要考虑的因素是成本。套刻或成本问题的多少部分取决于所用的双重图形成像方案类型。几个论坛报告人重点强调了几种可能情况。尽管意见并不完全一致,但他们普遍接受的方案是隔离层,双重图形成像(光刻-刻蚀-光刻-刻蚀)和两次曝光成像(光刻-冻结-光刻-刻蚀)。隔离层双重图形成像(也有称之为自对准双重图形成像),因为它只有一次关键曝光,没有套刻问题。ChrisNgai这样解释。然而,正如几个报告人所指出的那样,确实存在严重的成本问题。如果试图转印一个SRAM单元,隔离层可能是一个很好的解决方式,ASML的BobSocha特别提到。但是隔离层技术的总体成本比其他双重图形成像技术高得相当多,他补充说并不是所有的设计都能从隔离层技术中获益。实际上,选择哪种双重图形成像方案是一种平衡游戏——特别是在加工复杂性和材料复杂性之间进行权衡。例如,标准的光刻-刻蚀-光刻-刻蚀方案使用目前容易获得的材料,但是在产率和加工复杂性上颇为不利。另一方面,光刻-冻结-光刻-刻蚀听起来像是很好的简化,可以允许在光刻工具内进行加工,但是这一概念的基础是一些尚未普遍应用的材料。进行双重图形曝光是一个发展方向。目前芯片上最小的特征尺寸是32nm。为了得到32nm的特征图形,需要在k采用间隔层辅助双重图形技术(SDDP)则可能只进行一次曝光,加上数次沉积和刻蚀工艺,就可以将节距减半(见图2)。将线条印刷并刻蚀成牺牲层硬质掩模。之后在这层硬质掩模上沉积均匀的间隔层材料,并把多余部分刻蚀掉。去除硬质掩模之后,与最初印制的特征图形相比,保留下来的间隔层其节距只有原先图形的一半。这些间隔层可以作为刻蚀掩模,将图形转移到其下的多层材料上。沉积的间隔层的宽度决定了最终图形的CD。采用曝光-刻蚀-曝光-刻蚀双重图形(LELE)方法,需要将32nm的设计分解为两组64nm的设计,而64nm通过目前最先进的单次曝光技术就可以实现。分解设计的原理是将两组设计相重叠,这样就可以重构出初始的设计。两组设计重叠的图形化可以通过LELE的顺序实现(见图3)。该方法的难点在于获得具有可重复性的工艺,并需要采用低成本的工艺流程、自动设计分解、掩模的设计和制造以及套刻的对准精度。完整的LELE工艺比较耗时并且昂贵,昂贵是因为要重复曝光步骤。如今光刻已经是IC制作过程中花费最高的工艺,占整个芯片制造成本的40%。耗时是因为在进行第二次曝光之前需要将第一次曝光的晶圆进行一次刻蚀。为了解决成本和速度的问题,IMEC以及研发伙伴测试了多种LELE的替代方案。在曝光中取代第一次刻蚀步骤,得到了曝光-工艺-曝光-刻蚀(LPLE)流程。该流程还是需要两块掩模和两次曝光步骤,但省去了一次中间刻蚀步骤。因为不需要将晶圆从两次曝光中中断,这会加快整个流程(见图4)。自对准双重图形(SADP),作为一种侧壁间隔层转印图形化技术,正不断得到采用,其发展速度足以证实SADP将是未来图形化技术发展的一个确定趋势。在过去的一年中,一些NAND(非易失闪存)制造商和业界分析人士已经指出,将很可能使用SADP技术进行30nm器件的制造。尽管对应术语还没有在业界得到最终统一,目前还拥有多个不同名字,这包括频率加倍(frequencydoubling),节距降低(pitchreduction),间隔层掩膜图形化(spacermaskpatterning)或者SADP。然而,它们都对应着同一种图形化技术,这一技术牵涉到使用侧壁间隔层来形成硬掩膜以实现衬底上线条密度的加倍。侧壁间隔层掩膜图形化技术的优势在于其有能力实现拥有优异线宽和节距控制效果的高密度平行线条。对于任意给定的可以用光刻方法定义的线条,可以在每个侧边使用间隔层,当去除最初的模板材料后,就可以有效实现线条密度的加倍。根据具体工艺流程(见图5),可以使用间隔层在正胶模式下定义线条或者在负胶模式下定义槽结构。2德国schottlithct公司的研究采用高折射率介质浸没式光刻果真能够实现吗?要回答这个问题的关键是在于能否研制出具有高折射率的透镜和具有高折射率的浸没流体材料。对于前者,最佳的候选材料是镥铝石榴石LuAG,它基本上能够满足光刻生产的大部分技术要求,对光的吸收率很低。在2008年上半年,对到底选用何种材料来制作高折射率光刻透镜将会做出最终的决定。对于浸没流体材料的情况则更好一些,可以选用折射率n(193nm)=1.64的有机材料。将这种流体材料和新材料透镜进行结合使用,光刻设备的数值孔径可达到NA=1.55,如果再结合使用双重曝光技术,那么可成为对半节距为22nm图形进行光刻理想的技术解决方案。SEMATECH进行浸没式光刻研究项目的主要目标是,希望对在未来半导体技术中采用浸没式光刻这一解决方案作出明确的肯定或否决的结论。在过去的一年中,SEMATECH对用于高折射率介质浸没式光刻技术的高折射率透镜材料、浸没流体材料和光刻胶材料进行了研究,在这一研究过程中既取得了一系列的成功,也遇到了一些挫折。SchottLithotec公司是一家业界处于领先的位于德国的光学材料供应商,它在镥铝石榴石LuAG材料的晶体生长技术方面已经取得了很大的进步。他们已经安装和开发出了在CZ炉和BR单晶炉中进行镥铝石榴石LuAG晶体生长的工艺。对于CZ炉而言,Schott公司开发出了一套能获得“平整界面”生长的独有工艺技术,他们首先使用YAG材料进行了晶体生长实验,而后再在LuAG晶体生长中采用该项技术。他们已制备出了拥有平整界面的280mm×80mm的镥铝石榴石LuAG人工晶体,这是值得称道的巨大成就。由于在进行此项目研发的第一阶段[制备出具有中等吸光率(0.05/cm)的材料,以论证该材料的可行性]中,在满足吸光率要求方面还存在着不少困难,因此也就延缓了第二阶段(制造直径为80mm的晶体,该单晶体材料需要能同时满足在中等吸光率、同质性和应力双折射方面的要求)的开展。假如在原材料纯度方面的问题在2008年上半年能够得到有效的解决,则第一批能够满足光刻生产质量要求的高折射率透镜元件最终产品有望在2009年第四季度提供给光刻设备商。在2008年5月12日至14日,BoltonLandingLakeGeorge,NY召开的SEMATECH光刻论坛会议上,SchottLithotec公司介绍了在高折射率浸液光刻镜头材料LuAG(镥铝石榴石)的工作进展,其报告称材料的吸收非常接近他们所需的目标值。另外,在材料纯化方面以及80mm直径晶体生长方面也取得重大进展,论坛副主席、SEMATECH光刻事业理事MikeLercel解释说:“他们同样证明残留的吸收与材料纯度有关,这样,随着材料的进一步纯化,他们应该可以使LuAG成功地成为镜头材料。”浸没流体材料的开发方面,由SEMATECH赞助正在康乃尔大学进行另一个更有前途的研究项目。这项研究已经取得了重大突破,得到了3~5nm线度的圆形金属氧化物纳米颗粒,它的折射率n(193nm)为2.9,这就意味着将这种材料与水混合,如纳米颗粒在水溶液中的体积比约为37%时,这种水溶液的折射率n(193nm)=1.8。纳米颗粒在水溶液中的体积比只要达到22%就可以超过对第二代高折射率浸没流体在折射率上的要求。目前已经能够得到纳米颗粒在水溶液中的体积比为10%。研究团队面临的问题是如何将此体积比提高到37%、并降低合成过程中的残余有机物沾污、还要提高纳米颗粒制作中的单体分散性以及减小纳米颗粒的直径等问题。采用含纳米颗粒的水溶液是实现第三代浸没流体材料的最优选择。然而更为重要的是,这些含有纳米颗粒的水溶液要即能用作第二代又可被用作第三代的高折射率紧密流体材料。如果能够实现这一点的话,光刻设备提供商和半导体制造商就能找到一种实现高折射率浸没式光刻的方法,这种新方法与目前使用的基于水的浸没式光刻系统相比将有很大的改进。浸没式光刻和双重成像图形技术是目前能获得最高分辨率的光刻技术。在32nm技术节点中采用双重成像加上基于水的浸没式光刻技术,因为该技术已经成熟。对于已选择浸没式加上双重成像光刻的芯片制造商而言,如何把它延伸至半节距为22nm技术节点将变得非常关键。3nm光刻机为了实现45nm芯片的量产和32nm器件的开发,尼康公司曾率先于2006年底推出了量产的193nm浸没式光刻机NSR—S610C(NA=1.30),产能为每小时130片的300mm晶圆。目前,尼康正在根据其技术路线图(见图6)致力于开发满足32nm及以下节点器件光刻需求的工艺和设备,通过不断完善与客户和业内领先组织之间的合作,该公司采用双重图形曝光技术,用于32nm及以下节点量产的下一代浸没式光刻系统NSR-S620,将于2009年第4季度面市。2008年秋季在荷兰Veldhoven举办的研究回顾会议上,ASML公司表示,为了实现32nm芯片的量产,相对于上代光刻扫描机,器件制造商需要新的双重图形技术来实现32nm节点的电路图形,TwinscanNXT浸没式光刻系统在性能和产能上获得了极大的提升,通过结合更快的平台技术和更强的光源材料,套刻精度要求比单次曝光更严格,达到2倍甚至更高。为此在2009年初,光刻机市场巨头ASML宣布了其双扫描工作台的第6代193nm浸设式光刻机TwinscanNXT:1950i,其光学系统的NA达1.35,用于32nm及以下节点可实现每小时曝光显影175片300mm晶圆。新一代TwinscanNXT系统采用了新的定位检测系统,将套刻控制提高了50%,≤2.5nm。从单次曝光转入两次曝光,CD一致性要求也变为原来的1/2。ASML市场技术执行副总裁MartinvandenBrink表示:新的平台系统将帮助芯片制造商实现更小尺寸制程。TWINSCANNXT套刻精度及生产能力大大提高,将能够应用于双图形曝光光刻技术,进行32nm及以下先进制造工艺的量产。表1所示为TwinscanNXT:1950i光刻机的主要性能指标。ASML公司的先进技术使其193nm沉浸式光刻设备获得良好的需求,截至目前仅Twinscan系统已经售出了近900套。在全球半导体设备市场同比减少31.7%的2008年,ASML以35.25亿美元的销售额占据了全球半导体设备市场11.3%的份额,ASML取代了TEL位居全球第二。432nm的光学改进2007年3月IBM的科学家宣称他们利用光刻技术加工出宽度仅为29.9nm的清晰而间隔均匀的图案,一举突破了工业上公认的32nm的光刻技术极限。IBMAlmaden研究中心光刻材料研究部经理RobertAllen介绍说,“这一结果最有力地证明了到目前为止,至少在7年之内工业界不必对芯片制造技术做任何根本性的变革。”利用IBMAlmaden研究中心自行设计并搭建的光刻试验设备,科学家们获得的图案界限分明,线宽和间距都达到29.9nm;所采用的新材料是他们的合作者加利福尼亚的JSRMicroofSunnyvale开发的。JSRMicro的技术经理MarkSlezak说:“我们相信高折射率液体成像能将目前的光刻技术推进到45nm和32nm的水平。但是究竟哪种光刻技术能够使我们成功获得低于32nm的图案?对此工业界还面临着许多严峻的问题。该结果给了我们另外一个支持光学浸没技术继续发展的理由。”为了制备这种图案,IBM发展了一套干涉浸没光刻设备,称为NEMO。IBM的NEMO设备利用两束相干的激光产生干涉图案,其间距比用目前的芯片制造设备所获得的图案间距更小。在2007年10月召开的第四届浸没式光刻技术国际研讨会议上,来自全球的半导体制造商们表示浸没式光刻技术是他们进行先进光刻工艺的选择浸没式光刻技术已经十分稳定和可靠,目前业界关注焦点已集中于浸没式光刻技术如何与其它辅助技术相结合,以用于半节距为32nm的技术节点中。目前人们所讨论的主要解决方案是加上双重成像技术的浸没式光刻,以满足窄技术节点的要求。另外一个解决方案更具吸引力,但同时也更具挑战性,即是使用高折射率介质的浸没式光刻技术,它只需进行单次曝光。对于上述两个解决方案,经济上的因素仍旧是主要的障碍,虽然两方案对成本的影响因素各不相同。双重成像技术需要使用额外的掩模板,还需要增加更多的工艺步骤,随之需要更长的工艺周期,这些都会大幅度地增加拥有成本CoO。高折射率介质浸没式光刻目前还处于研究阶段,为了能够制造这种浸没介质(如果这是可能的话),就需要投入资金来解决材料方面的问题和研制第一代采用高折射率介质的浸没式光刻设备。522加密配合的光刻胶冻结技术光刻能力是22nm技术节点上一项重要的指标。193nm浸没式光刻(NA=1.35)单步曝光工艺,k到目前为止,公开发表的关于22nm器件的报道很少,即使是实验室器件也是如此。但通过对最近22nm器件的分析,可以发现一些22nm工艺。在2009年春季的国际电子器件会议(IEDM)上,IBM的研究员B.S.Haran和IBM、AMD以及Freescale的同事共同开发了栅长为25nm的器件原型,相对于前一个技术节点,这需要将栅长,侧墙宽度(18nm)以及接触孔尺寸(约25nm)进行较大比例的缩小。该小组采用四极照明两次图形曝光技术(两次曝光/两次刻蚀),图形首先从三层光刻胶层转移到硬掩模,最终将90nm节距的图形转移到硅片上。超小SRAM单元中的几个核心技术包括:高k/金属栅叠层结构、新型的共注入技术、更薄的氧化物、氮化物侧墙材料沉积和相应的刻蚀工艺、先进的杂质激活技术、薄NiSi材料以及采用钌衬层的铜接触技术等。更低的热预算可以使源漏区和扩展区内杂质的有效扩散控制到最小。光刻能力是22nm技术节点上一项重要的指标。193nm浸没式光刻(NA=1.35)单步曝光工艺,k自对准双重图形(SADP)的方法正在受到越来越多的重视,但是该方法仅局限于规则的结构(如存储器)并且需要更多的沉积和刻蚀步骤。使用更高生产效率的曝光机,以及能够消除中间刻蚀步骤的光刻胶冻结技术,才可以降低这种技术的拥有成本(CoO)。在正胶和负胶两种情况下,芯片和掩模版设计者在工作中都需要紧密配合,因为线条(或槽结构)并不一定在最初光刻印制的线条(或槽结构)区域形成。另外,侧壁间隔层通常会形成闭合体,因而需要至少一步额外的切割用掩模版来完成电路的制作(见图7)。这一过程类似于当今45nm逻辑设计中SRAM的形成。另外,使用双掩模版SADP工艺流程将对设计者有所限制,要么在正胶模式下获得具有可变间距的线条尺寸,要么在负胶模式下获得具有可变隔离(线条)宽度的槽结构尺寸。这种限制来源于这样的事实,即间隔层定义的特征结构与间隔层沉积工艺决定的特征尺寸完全相同,而与此形成对照的特征结构(线芯和间隙,参见图5)则是分别由光刻胶线条CD(可变)和节距(可变)定义的。Intel逻辑技术研发部(Hillsboro,Ore.)工艺架构和集成主管MarkBohr介绍说,当开始计划生产22nm的微处理器产品时,Intel认为在2011年前极紫外(EUV)光刻技术都不会是一项具有生产价值的技术。“现实情况不利于EUV技术。第一点:Intel计划在2011年迈入22nm技术时代;第二点:就这项技术的进展而言,我相信没有人会声称这项技术能够在此之前达到量产需求。也许在一年后即2012年可能会有转机。Intel会继续推动这项技术的发展、成熟,我们并不会因此而停下迈向22nm的步伐。”Bohr说。22nm工艺技术的开拓者Bohr介绍道,Inte会不遗余力地探索各种方案来延伸193nm浸没式光刻技术的使用寿命。EUV技术将定位于一种“备选或升级”方案,但是它不会首先用于量产。在一一罗列了包括EUV掩模版、反射镜光路、“高能”光源以及光刻胶等方面的技术问题和挑战后,Bohr补充道:“针对这些问题的研究工作都在有条不紊的进行着,但是并不能在2011年前取得成功。”当前,Intel正致力于开发能够适用于各种不同光刻技术的新一代设计架构,它将集相移掩模技术(PSM)、可制造性设计技术(DFM)以及光学临近效应修正技术(OPC)于一身进而能将32nm浸没式光刻技术延伸至22nm节点。IBM在2008年的秋季也宣布了能够支持22nm制程的全套半导体光刻制造工艺解决方案,推出了22nmSRAM芯片。能够在继续使用当前光刻技术的前提下,满足今起直至2011年前后半导体工业对制程进化的工艺需求。随后台积电(TSMC)和联电(UMC)也分别展示了28nm工艺的SRAM芯片,为推出28nm工艺奠定基础。该技术既支持高k金属栅也支持二氧化硅工艺,采用双掩模193nm浸没式光刻及应变硅技术。IBM的新技术称为“运算微缩”(ComputationScaling,CS)技术,能够在不提升光刻激光波长的前提下提升工艺。IBM半导体研发中心副总裁GaryPatton,传统的微缩投影技术过于依赖设备的光学分辨率,而“运算微缩”技术则可以在不使用EUV极紫外等超短波长技术,继续采用当前193nm波长光刻设备的前提下,满足22nm工艺需求。IBM已经为22nm工艺开发出了整套生产设备及工艺。2008年8月,他们曾经宣布造出了首枚22nmSRAM芯片,相信就是采用的此套方案。而此次宣布整套解决方案的开发完成,则应当是意味着他们已经准备好了将该系统出售给其他半导体厂商。2009年4月初,IBM与法国原子能委员旗下的电子信息技术研究所(CEA/Leti)宣布,双方签署了为期5年的合作协议,将共同致力于新型半导体和纳米电子技术的研发。随着45nm的普及、32nm的临近,IBM与CEA/Leti将合作面向22nm乃至更先进工艺(16nm),开发CMOS制造技术所需的高级材料、设备和制程。双方的联合研发工作将在CEA/Leti位于法国格勒诺布尔市的300mm晶圆厂、IBM位于纽约州东费西基尔的300mm晶圆厂、纽约州奥尔巴尼大学的纳米科学与工程学院、意法半导体工厂等地展开,主要包括以下三个关键方面:·22nm工艺快速成型高级光刻技术·22nm工艺CMOS技术和低功耗设备·用于研究和制造协议控制的创新纳米级表征技术。2009年7月在美国旧金山举行的SEMICONWest展会上,展示了多种全新的光刻设备,让芯片制造商能够继续缩小半导体器件尺寸。其中ASML公司的FlexRay(可编程照明技术)和BaseLiner(反馈式调控机制)为ASML一体化光刻技术(holisticlithography)的一部分,具有高稳定性,能够优化和稳定制造工艺。ASML公司应用产品部门资深副总裁BertKoek表示:“一直以来,芯片厂商对各个制造工艺步骤的优化都是独立进行的,然而当发展至32nm及更小节点时,这种独立的优化模式便不再适用。我们有效地综合了计算光刻技术、晶圆光刻技术和工艺控制,提供了一个全面方案,针对量产的要求去优化工艺窗口和光刻系统设置,最终实现更小的器件尺寸”。2009年6月,Intel宣称已将193nm沉浸式光刻技术延伸至15nm工艺,该技术至少已在实验室得到实现。这一突破进一步证明193nm浸没式光刻技术——结合双重图形曝光技术,可延伸至比想象中更小的节点。同时,这也意味着极紫外(EUV)光刻可能再次受到被抛弃的压力。目前,Intel公司一直沿用干法193nm光刻技术进行45nm节点的器件生产,对于2009年年底将进入量产的32nm节点工艺,Intel计划采用Nikon公司的第一代193nm浸没式扫描设备。