数字逻辑设计lab6 vga显示控制_第1页
数字逻辑设计lab6 vga显示控制_第2页
数字逻辑设计lab6 vga显示控制_第3页
数字逻辑设计lab6 vga显示控制_第4页
数字逻辑设计lab6 vga显示控制_第5页
已阅读5页，还剩4页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

版本更新记 I2C控制 VGA接口及电 VGA显示原 创建Vivado工 使用XDC文件进行IO约 综合、实现、产生配置文件、配置 VGAVivadoVGAVerilogHDLVGAVGACastwise-Z7VGAVGAPC显VGA接口有效数据管脚为：3根数据线（R、G、B）和行场同步信号（HSync、VSync），RGB为模拟信号，同步信号为数字信号。VGA接口协议规定：R，GB分别0~0.714V，0V代表无色，0.714V代表满色。开发板上RGB75ΩRGB线上的电压在0~0.714VVGA_HSYNCVGA_VSYNCLVTTL或LVCMOS33I/O标准。R，G，B8VGA时序标准的制定、 是VESA负责，如需了解VGA时序，请参 VGA下图所示CRT显示原理，由电子枪出的，在偏转线圈所产生的磁场的作下，按从左到右，从上到下的顺序依次轰击荧光屏。荧光屏上涂有荧光粉，在轰击尽管基于CRT的VGA显示已不是主流，但许多显示设备使用的时序仍然是源CRTVGA按光栅扫描方式可分为逐行扫描和隔行扫描，在这里 从左到右的水平扫描后，需要水平回归进行垂直扫描下一行，这个时间段内，不宜提供RGB信号，以免干扰屏幕上的图像。因此需要作消隐处理。垂直回归同理，也需要根据VGA扫描规律，可以使用两个计数器来描述轨迹，进而控制640*480@60Hz分辨率为例，水平（V）800个像素，水平方向的计数器需计800；垂直（H）525525。用户通过RGB值即可。640*480@60Hz25MHz25MHz的脉水平（H）800个像素，垂直（V）525640480行。同步脉冲、前/后沿、边沿区间不显示，如下图所示注意：这里行/场同步信号都是有效，对于同步信号是有效还是低电平有效VGA时序标准。VivadoVivadolab6的工程，向工程添加<lab6路径>\reference\lab6\source下的文lab1实验。XDCIOIOHDLLED灯由于Vivado工具不再使用ucf约束文件，采用了xdc来代替，因此语法关键字都发生了变化。但是Vivado提供了图形界面（I/O 在左侧的FlowNavigator中，点击RTLysis下的OpenElaboratedDesign，打开的视图是综合之前的RTL视图，在下个实验中， I/Onning视图。LVCMOS33，并且在今后的实验中，如没有特别提LVCMOS33。提示：电压必须手动选择一次，红色的default字符，否则电压约束不会自动XDCFPGAFPGAFPGA如果要使用复位键rst，将UmodSwitch子板J15处设置完毕后，点击的保存按钮或者使用Ctrl+S快捷键保存编辑的约束，将约束lab6.xdc文件中。FlowNavigator窗口中，ProgramandDebugGenerateBitstream一步到位

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论