数字电路与系统设计第六章习题课件

时序逻辑电路习题一、时序逻辑电路的基本概念二、一般时序逻辑电路的分析和设计三、寄存器和移存器四、计数器六、习题讲解五、序列码发生器和顺序脉冲发生器8/8/20231第六章时序逻辑电路时序逻辑电路习题一、时序逻辑电路的基本概念二、一般时序逻辑6.86.2

例1

6.12(1)6.4

例2

6.3

6.176.22(b)6.25

(1)(2)6.406.35(1)8/8/20232第六章时序逻辑电路6.86.2例16.12(1)6.4例26.36一、时序逻辑电路的基本概念1.定义2.结构特点(1)电路由组合电路和存储电路构成，含记忆元件；(2)电路中含有从输出到输入的反馈回路；3.功能描述状态转移表；状态转移图；功能表；表达式；卡诺图；电路图；波形图节目录8/8/20233第六章时序逻辑电路一、时序逻辑电路的基本概念1.定义2.结构特点二、一般时序逻辑电路的分析和设计1.分析步骤①组合电路、存储电路(1)分析电路结构②输入信号X、输出信号Z(2)写出四组方程①时钟方程②各触发器的激励方程节目录8/8/20234第六章时序逻辑电路二、一般时序逻辑电路的分析和设计1.分析步骤①组合电③各触发器的次态方程④电路的输出方程(3)作状态转移表、状态转移图或波形图(4)电路的逻辑功能描述作状态转移表时，先列草表，再从初态(预置状态或全零状态)按状态转移的顺序整理。节目录8/8/20235第六章时序逻辑电路③各触发器的次态方程④电路的输出方程(3)作状态转移表、2.设计步骤(1)根据要求，建立原始状态转移表或原始状态转移图；

①输入/出变量个数；③状态间的转换关系（输入条件、输出要求）

②状态个数；节目录8/8/20236第六章时序逻辑电路2.设计步骤(1)根据要求，建立原始状态转移表或原(2)化简原始状态转移表（状态简化或状态合并）；②进行顺序比较，作隐含表①作状态对图③进行关联比较④作最简状态转移表a.列出所有的等价对。b.列出最大等价类。c.进行状态合并，并列出最简状态表。节目录8/8/20237第六章时序逻辑电路(2)化简原始状态转移表（状态简化或状态合并）；(4)选定触发器类型并根据二进制状态转移表（或称编码后的状态转移表）设计各触发器的激励函数和电路的输出函数；(6)作逻辑电路图。(3)

进行状态编码（也称状态分配）；(5)自启动性检查；节目录8/8/20238第六章时序逻辑电路(4)选定触发器类型并根据二进制状态转移表（或称编码后的状态三、寄存器和移存器1.寄存器和移存器电路结构特点2.MSI移存器的功能及其典型应用(1)74194的简化符号、功能表(2)用74194实现串并行转换四、计数器1.由SSI构成的二进制计数器的一般结构(1)同步计数器(2)异步计数器节目录8/8/20239第六章时序逻辑电路三、寄存器和移存器1.寄存器和移存器电路结构特点2.MSI移2.MSI二进制、十进制计数器3.任意进制计数器(1)用触发器和逻辑门设计任意进制计数器(2)用MSI计数器构成任意进制计数器(3)采用MSI任意进制计数器①复0法（利用复位端）

②置数法（利用置数控制端，并行输入端）

a.置最小数法b.预置0法c.置最大数法

节目录8/8/202310第六章时序逻辑电路2.MSI二进制、十进制计数器3.任意进制计数器(1)五、序列码发生器和顺序脉冲发生器1.序列码发生器结构类型2.计数型序列码发生器的设计（已知序列码）3.移存型序列码发生器的设计（已知序列码）

4.顺序脉冲发生器的构成(1)输出端较多时：采用计数器和译码器(2)输出端较少时：采用环形计数器节目录8/8/202311第六章时序逻辑电路五、序列码发生器和顺序脉冲发生器1.序列码发生器结构类型2图P6.8六、习题讲解6.8分析图P6.8电路，画出其全状态转移图并说明能否自启动。节目录8/8/202312第六章时序逻辑电路图P6.8六、习题讲解6.8分析图P6.8电路，画解：(1)分析电路结构(2)写出四组方程①时钟方程②各触发器的激励方程③各触发器的次态方程CP1=CP2=CP；

CP3=Q1K2=1J1=1；Q2nK3=J3=1；Q3nJ2=；Q2nK1=节目录8/8/202313第六章时序逻辑电路解：(1)分析电路结构(2)写出四组方程①时钟方程②各④电路的输出方程Qn+1=[Qn+]·Q13

3

2

QnQn+1=[Qn

]·CP

2

3

2

QnQn+1=[Qn+]·CP1

1

2

Qn(3)作状态转移表、状态转移图(4)电路的逻辑功能描述模M=5的计数器，具备自启动性。节目录8/8/202314第六章时序逻辑电路④电路的输出方程Qn+1=[Qn+]·Q13Q3Q2Q1CP1(CP)↓CP2(CP)↓CP3(Q1)↓000000011110001110110111101110000111010000001110100000101110111000101110图P6.8的状态转移表节目录8/8/202315第六章时序逻辑电路Q3Q2Q1CP1(CP)↓CP2(CP)↓CP3Q3Q2Q1图P6.8的状态转移图000偏离状态有效循环011001110101010100111节目录8/8/202316第六章时序逻辑电路Q3Q2Q1图P6.8的状态转移图000偏离状态有效循环016.2试作出101序列检测器的状态图。该同步电路有一根输入线X，一根输出线Z，对应于输入序列101的最后一个“1”，输出Z=1，其余情况下输出为“0”。(1)101序列可以重叠，例如：(2)101序列不可以重叠，例如：X：010101101Z：000101001X：0101011010Z：0001000010节目录8/8/202317第六章时序逻辑电路6.2试作出101序列检测器的状态图。该同步电路有一根输(1)解：①输入变量为X、输出变量为Z；检测器XCPZ题6.2(1)的示意图初态（没有序列信号输入时电路的状态）为S0,设X恰为101。②状态个数的确定；节目录8/8/202318第六章时序逻辑电路(1)解：①输入变量为X、输出变量为Z；检测器XCPZ题③状态间的转换关系S2S1S01/00/01/1题6.2(1)的状态转移图10101…X/Z节目录8/8/202319第六章时序逻辑电路③状态间的转换关系S2S1S01/00/01/1题6.2(题6.2(1)的原始状态转移图0/01/00/011…100…X/ZS2S1S01/00/01/1节目录8/8/202320第六章时序逻辑电路题6.2(1)的原始状态转移图0/01/00/011…10(2)解：①输入变量为X、输出变量为Z；检测器XCPZ题6.2(2)的示意图初态（没有序列信号输入时电路的状态）为S0,设X恰为101。②状态个数的确定；节目录8/8/202321第六章时序逻辑电路(2)解：①输入变量为X、输出变量为Z；检测器XCPZ题③状态间的转换关系S2S1S01/00/01/1题6.2(2)的状态转移图10101…X/Z节目录8/8/202322第六章时序逻辑电路③状态间的转换关系S2S1S01/00/01/1题6.2(题6.2(2)的原始状态转移图0/01/00/011…100…X/ZS2S1S01/00/01/1节目录8/8/202323第六章时序逻辑电路题6.2(2)的原始状态转移图0/01/00/011…10例1试给出一个自动售饮料机的原始状态转移图。它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角硬币后机器自动给出一杯饮料，投入两元（两枚一元）硬币后，在给出饮料的同时找回一枚五角的硬币。解：①输入变量为A、B，输出变量为Y、Z；取投币信号为输入变量，用A、B表示，给出饮料信号和找钱信号为输出变量，用Y、Z表示。节目录8/8/202324第六章时序逻辑电路例1试给出一个自动售饮料机的原始状态转移图。它的投币口每A、B为1分别表示投入一枚一元硬币和一枚五角硬币，为0表示未投入。Y、Z为1分别表示给出饮料和找回一枚五角硬币，为0分别表示不给饮料和不找回一枚五角硬币。假定通过传感器产生的投币信号（A=1或B=1）在电路转入新状态的同时也随之消失。节目录8/8/202325第六章时序逻辑电路A、B为1分别表示投入一枚一元硬币和一枚五角硬币，为0表示未②状态个数的确定；③状态间的转换关系S2S1S001/0001/0001/10例1的状态转移图AB/YZ节目录8/8/202326第六章时序逻辑电路②状态个数的确定；③状态间的转换关系S2S1S001/00例1的原始状态转移图00/0000/0010/00AB/YZS2S1S001/0001/0001/1010/1000/0010/11节目录8/8/202327第六章时序逻辑电路例1的原始状态转移图00/0000/0010/00AB/6.3对下列原始状态转移表进行简化。S(t)N(t)Z(t)XX0101AAB00BCA01CBD01DDC00表习题6.3-(1)节目录8/8/202328第六章时序逻辑电路6.3对下列原始状态转移表进行简化。S(t)N(t)Z(②进行顺序比较，作隐含表解：①作状态对图ABCDCB×ABCDCB×ADBC××(a)(b)节目录8/8/202329第六章时序逻辑电路②进行顺序比较，作隐含表解：①作状态对图ABCDCB×AB③进行关联比较(c)×ABCDCB×ADBC××④作最简状态转移表a.列出所有的等价对。b.列出最大等价类。c.进行状态合并，并列出最简状态表。BC、AD将BC合并为状态b，AD合并为a，则BC、AD节目录8/8/202330第六章时序逻辑电路③进行关联比较(c)×ABCDCB×ADBC××④作最简状态S(t)N(t)/Z(t)X=0X=1aa/0b/0bb/0a/1习题6.3-(1)的最简状态转移表节目录8/8/202331第六章时序逻辑电路S(t)N(t)/Z(t)X=0X=1aa/0b/0bb/0例2已知原始状态有A、B、C、D、E、F、G、H，经画隐含表进行比较，得到等价状态对：AE、AC、AG、BF、CE、CG、EG。试问最简状态转移表中有几个状态。解：最大等价类为：ACEG、BF、D、H所以最简状态转移表中有4个状态。节目录8/8/202332第六章时序逻辑电路例2已知原始状态有A、B、C、D、E、F、G、H，经画隐6.4试画出用MSI移存器74194构成8位串行—并行码的转换电路（用三片74194或两片74194和一个D触发器）。解：(1)用三片74194构成。节目录8/8/202333第六章时序逻辑电路6.4试画出用MSI移存器74194构成8位串行—并行码的题6.4图1串入节目录8/8/202334第六章时序逻辑电路题6.4图1串入节目录7/29/202334第六章题6.48位串入—并出转换电路的状态转移表准备送数010CP7↑准备右移0110CP6↑准备右移01110CP5↑准备右移011110CP4↑准备右移0111110CP3↑准备右移01111110CP2↑准备右移01111111CP1↑准备送数110清0下一操作Q0

′M0

M1

D0

′Q1

′Q2

′Q3

′Q4

′Q5

′Q6

′Q7

′Q8

′D0

′D1

′D0

′D1

′D2

′D0

′D1

′D2

′D3

′D0

′D1

′D2

′D3

′D4

′D0

′D1

′D2

′D3

′D4

′D5

′D0

′D1

′D2

′D3

′D4

′D5

′D0

′D1

′D2

′D3

′D4

′D5

′D6

′D6

′D7

′0000000CP8↑11011111110准备右移0节目录8/8/202335第六章时序逻辑电路题6.48位串入—并出转换电路的状态转移表准备送数010(2)用两片74194和一个D触发器构成。题6.4图2串入节目录8/8/202336第六章时序逻辑电路(2)用两片74194和一个D触发器构成。题6.4图2串入题6.4图3节目录8/8/202337第六章时序逻辑电路串入题6.4图3节目录7/29/202337第六章6.12用四个D触发器设计以下电路：(1)异步二进制加法计数器；解：异步二进制加法计数器的基本结构为a.T′FF形式b.CP1=CP，CPi=Qi-1

(上升沿触发)(i=2,3,…,n)节目录8/8/202338第六章时序逻辑电路6.12用四个D触发器设计以下电路：解：异步二进制加法电路如下图所示。题6.12电路图节目录8/8/202339第六章时序逻辑电路电路如下图所示。题6.12电路图节目录7/29/2023396.17写出图P6.17电路的状态转移表及模长M=?题P6.17节目录8/8/202340第六章时序逻辑电路6.17写出图P6.17电路的状态转移表及模长M=?题解：由图知，74161的预置数为Q3Q211，预置数控制端LD接Q1。电路先异步清零，则起始状态为0000，列状态转移表如下所示。nnn由状态转移表知，模长M=8，且具备自启动性。节目录8/8/202341第六章时序逻辑电路解：由图知，74161的预置数为Q3Q211，预置数控制CP↓个数Q3Q2Q1Q0LD000000100111201000301111410000510111611000711111800000题P6.17状态转移表节目录8/8/202342第六章时序逻辑电路CP↓Q3Q2Q1Q0LD00000010011120100CP↓个数Q3Q2Q1Q0LD00001010011√100010110011√100101010111√100110110111√1CP↓个数Q3Q2Q1Q0LD01001011011√101010111011√101101011111√101110111111√1续表续表节目录8/8/202343第六章时序逻辑电路CP↓Q3Q2Q1Q0LD00001010011√106.22试分析图P6.22(b)计数器的分频比为多少？图P6.22(b)节目录8/8/202344第六章时序逻辑电路6.22试分析图P6.22(b)计数器的分频比为多少？图解：两片74161都处于计数状态(P=T=1)，第1片74161的预置数为(1001)2，第2片74161的预置数为(0111)2，都使用置最小数法实现任意进制计数器。对第1片74161：M1=N1-9，M1=7对第2片74161：M2=N2-7，M2=9两片74161采用异步级联方式，所以总模值M为M=M1M2=7×9=63即：fCP:fZ=63:1节目录8/8/202345第六章时序逻辑电路解：两片74161都处于计数状态(P=T=1)，第16.25试用7490设计用8421BCD编码的模7计数器。解：先把7490设计成8421BCD输出的模10计数器(1)用R01、R02作反馈端；(2)用S91、S92作反馈端。(1)用R01、R02作反馈端，即利用异步复0法，起跳状态为S7，即(0111)8421BCD，电路图如下所示。节目录8/8/202346第六章时序逻辑电路6.25试用7490设计用8421BCD编码的模7计数器。题6.25(1)图节目录8/8/202347第六章时序逻辑电路题6.25(1)图节目录7/29/202347第六章(2)用S91、S92作反馈端，即利用异步置最大数法，起跳状态为SM-1，即S6，(0110)8421BCD，电路图如下所示。题6.25(2)图节目录8/8/202348第六章时序逻辑电路(2)用S91、S92作反馈端，即利用异步置最大数法，起6.35用DFF设计移存型序列信号发生器，要求产生的序列信号为(1)11110000…；解：①求触发器的级数得n=3。②列状态转移表M=8，由节目录8/8/202349第六章时序逻辑电路6.35用DFF设计移存型序列信号发生器，要求产生的序列信111111模数状态转移路线Q1Q2Q3M=1×③取n=4，列状态转移表及相应D1的值。节目录8/8/202350第六章时序逻辑电路111111模数状态转移路线Q1Q2Q3M=1×③取n=4，Q4Q3Q2Q1状态转移路线模数D1111101110011000100000000100011001110111