数字电子技术总复习课件

数字电子技术总复习数字电子技术总复习1第一章逻辑代数一、二进制数表示法1.任意(N)进制数展开式的普遍形式：—第i位的系数—第i位的权2.几种常用进制数之间的转换(1)二-十转换：(2)十-二转换：整数的转换--连除法小数的转换--连乘法快速转换法：拆分法第一章逻辑代数一、二进制数表示法1.任意(N)2(3)二-八转换:(4)八-二转换:（5）二-十六转换：（6）十六-二转换：(3)二-八转换:(4)八-二转换:（5）二-十六转换：3二进制代码：编码后的二进制数。用二进制代码表示十个数字符号0~9，又称为BCD码（BinaryCoded

Decimal）几种常见的BCD代码：8421码余

3码2421码5211码余

3循环码二、二进制代码二-十进制代码：有权码无权码二进制代码：编码后的二进制数。用二进制代码表示十个数字符号4三、

基本和常用逻辑运算1.与逻辑：ABY&2.或逻辑：ABY≥13.非逻辑：AY1三、基本和常用逻辑运算1.与逻辑：ABY&2.或5(1)与非逻辑

(NAND)(2)或非逻辑

(NOR)(3)与或非逻辑

(AND–OR–INVERT)AB&4.几种常用复合逻辑运算AB≥1AB&CD≥1(1)与非逻辑(2)或非逻辑(3)与或非逻辑AB&4.6(4)异或逻辑(Exclusive—OR)(5)同或逻辑(Exclusive—NOR)(异或非)AB=1AB=1=A⊙B(4)异或逻辑(5)同或逻辑(异或非)AB=1AB=1=75.逻辑符号对照美国符号ABYAY国标符号AB&A1ABYAB≥15.逻辑符号对照美国符号ABYAY国标符号AB&A1AB8国标符号美国符号AB&ABYAB=1ABYABYAB≥1国标符号美国符号AB&ABYAB=1ABYABYAB≥19或：0+0=01+0=11+1=1

与：0·0=00·1=01·1=1

非：（二、）变量和常量的关系(变量：A、B、C…)或：A+0=AA+1=1与:A·0=0A·1=A

非：四、

公式和定理（一、）常量之间的关系(常量：0和1)或：0+0=01+0=11+1=110（三、）与普通代数相似的定理交换律结合律分配律（四、）逻辑代数的一些特殊定理同一律A+A=AA·A=A还原律德摩根定理（三、）与普通代数相似的定理交换律结合律分配律（四、）逻辑代11

将Y式中“.”换成“+”,“+”换成“.”

“0”换成“1”,“1”换成“0”

原变量换成反变量，反变量换成原变量（五、）关于等式的三个规则1.代入规则：等式中某一变量都代之以一个逻辑函数，则等式仍然成立。2.反演规则：不属于单个变量上的反号应保留不变运算顺序：括号乘加注意:将Y式中“.”换成“+”,“+”换成“.”（五、）关于等123.对偶规则：如果两个表达式相等，则它们的对偶式也一定相等。将Y中“.”换成“+”,“+”换成“.”

“0”换成“1”,“1”换成“0”

3.对偶规则：如果两个表达式相等，则它们的对偶式也一定相13（六、）若干常用公式推广（六、）若干常用公式推广14（七、）关于异或运算的一些公式异或同或A⊙B(1)交换律(2)结合律(3)分配律(4)常量和变量的异或运算(5)因果互换律如果则有=A⊙BA⊙B（七、）关于异或运算的一些公式异或同或A⊙B(1)交换律(15（一、）标准与或表达式五、

逻辑函数的标准与或式和最简式标准与或式就是最小项之和的形式1.最小项的概念：2.最小项的性质：(1)任一最小项，只有一组对应变量取值使其值为

1

；(2)任意两个最小项的乘积为

0

；(3)全体最小项之和为

1

。3.最小项的编号：（一、）标准与或表达式五、逻辑函数的标准与或式和最简式164.最小项是组成逻辑函数的基本单元

任何逻辑函数都是由其变量的若干个最小项构成，都可以表示成为最小项之和的形式。4.最小项是组成逻辑函数的基本单元任何逻17六、

逻辑函数的公式化简法一、并项法:（与或式最简与或式）公式定理二、吸收法：三、消去法：四、配项消项法：六、逻辑函数的公式化简法一、并项法:（与或式最简与或式18七、

逻辑函数的图形化简法（一、）逻辑变量的卡诺图(Karnaughmaps)2.卡诺图的特点：用几何相邻表示逻辑相邻(1)几何相邻：相接—

紧挨着相对—

行或列的两头相重—

对折起来位置重合(2)逻辑相邻：两个最小项只有一个变量不同化简方法：逻辑相邻的两个最小项可以合并成一项，并消去一个因子。1.卡诺图的画法：七、逻辑函数的图形化简法（一、）逻辑变量的卡诺图(Kar193.卡诺图中最小项合并规律：(1)两个相邻最小项合并可以消去一个因子(2)四个相邻最小项合并可以消去两个因子(3)八个相邻最小项合并可以消去三个因子2n个相邻最小项合并可以消去n个因子3.卡诺图中最小项合并规律：(1)两个相邻最小项合并可20要点：（1）一个组合的方格数必须是2的幂，即20＝1，21＝2，22＝4，23＝8等等。因此，不可能将三个方格组组合成一个组合，即使它们都是相邻的。（2）不可能组合逻辑上不相邻的最小项对。因此，要合并的对应方格必须构成矩形或正方形。要点：（1）一个组合的方格数必须是2的幂，即（2）不可能组合21（二、）逻辑函数的卡诺图表示法1.根据变量个数画出相应的卡诺图；2.将函数化为最小项之和的形式；3.在卡诺图上与这些最小项对应的位置上填入1，其余位置填0或不填。（二、）逻辑函数的卡诺图表示法1.根据变量个数画出相应的卡22（三、）

具有约束的逻辑函数的化简1.约束项：不会出现的变量取值所对应的最小项。(2)在逻辑表达式中，用等于0的条件等式表示。2.约束条件的表示方法(1)在真值表和卡诺图上用叉号(╳)表示。3.化简步骤:(1)画函数的卡诺图，顺序为：(2)合并最小项，画圈时╳

既可以当

1

，又可以当

0(3)写出最简与或表达式（三、）具有约束的逻辑函数的化简1.约束项：23注意：合并时，究竟把╳

作为

1

还是作为

0

应以得到的包围圈最大且个数最少为原则。包围圈内都是约束项无意义。只要把所有的1圈完即可。注意：合并时，究竟把╳作为1还是作为0应以得到的24

八、逻辑函数的表示方法及其相互之间的转换一、逻辑表达式二、真值表三、卡诺图八、逻辑函数的表示方法及其相互之间的转换一、逻辑表达式二、25第二章门电路一、

分立元器件门电路（一）二极管与门uYuAuBR0D2D1+VCC+10VuYuAuBROD2D1-VSS-10V（二）二极管或门第二章门电路一、分立元器件门电路（一）二极管26二、TTL门电路

Roff—关门电阻（<0.7k）即：当

Ri

为0.7k

以下电阻时,输入端相当于低电平。

Ron—开门电阻（>2.5k）即：当

Ri

为2.5k

以上电阻时,输入端相当于高电平。二、TTL门电路Roff—关门电阻（<0.7k27三、集电极开路门—OC门(OpenCollectorGate)1.符号2.OC门的主要特点YAB&+VCCRCOC门必须外接负载电阻和电源才能正常工作。三、集电极开路门—OC门(OpenCollector28+VCCRCY1AB&G1Y2CD&G2Y四、输出三态门–TSL门(Three-StateLogic)

正常工作状态：0或1高阻态3.实现线与逻辑+VCCRCY1AB&G1Y2CD&G2Y四、输出三29

应用举例：(1)用做多路开关(2)用于信号双向传输(3)构成数据总线应用举例：(1)用做多路开关(2)用于信号双向传输(330第三章组合逻辑电路一、

概述1.逻辑功能特点

电路在任何时刻的输出状态只取决于该时刻的输入状态，而与原来的状态无关。2.电路结构特点(1)输出、输入之间没有反馈延迟电路(2)不包含记忆性元件(触发器)，仅由门电路构成第三章组合逻辑电路一、概述1.逻辑功能特点31二、组合逻辑电路的分析方法分析步骤逻辑图逻辑表达式化简真值表说明功能三、组合逻辑电路的设计方法设计步骤逻辑抽象列真值表写表达式化简或变换画逻辑图二、组合逻辑电路的分析方法分析步骤逻辑图逻辑表达式化简真值表32四、半加器和全加器1.半加器（HalfAdder）两个

1位二进制数相加不考虑低位进位。2.全加器（FullAdder）两个

1位二进制数相加，考虑低位进位。五、加法器（Adder）1.4位串行进位加法器2.超前进位加法器六、数值比较器四、半加器和全加器1.半加器（HalfAdder）两个33七、

编码器（Encoder）二进制编码器二—十进制编码器分类：普通编码器优先编码器或八、二进制译码器(BinaryDecoder)

2线—4线译码器3线—8线译码器4线—16线译码器九、二-十进制译码器(Binary-CodedDecimalDecoder)将BCD

码翻译成对应的十个输出信号七、编码器（Encoder）二进制编码器二—十进制编码器分34半导体显示(LED)液晶显示(LCD)共阳极每字段是一只发光二极管十、显示译码器数码显示器aebcfgdabcdefgR+5V—低电平驱动abcdefgR+5V—高电平驱动共阴极半导体显示(LED)液晶显示(LCD)共阳极每字段是一只十、35十一、

数据选择器

(DataSelector)1.4选1数据选择器

函数式2.8选1数据选择器十一、数据选择器(DataSelector)36十二、

用

MSI实现组合逻辑函数1.

用数据选择器实现组合逻辑函数基本原理和步骤1)原理：选择器输出为标准与或式，含地址变量的全部最小项。例如

而任何组合逻辑函数都可以表示成为最小项之和的形式，故可用数据选择器实现。4选18选1十二、用MSI实现组合逻辑函数1.用数据选择器实372步骤(1)根据n=k-1

确定数据选择器的规模和型号(n

—选择器地址码，k

—函数的变量个数)(2)写出函数的标准与或式和选择器输出信号表达式(3)对照比较确定选择器各个输入变量的表达式(4)根据采用的数据选择器和求出的表达式画出连线图[例]用数据选择器实现函数2步骤(1)根据n=k-1确定数据选择器的规模382用二进制译码器实现组合逻辑函数基本原理与步骤1)基本原理：二进制译码器又叫变量译码器或最小项译码器,它的输出端提供了其输入变量的全部最小项。任何一个函数都可以写成最小项之和的形式…74LS138Y0Y1Y2Y3Y4Y5Y6A0A1A2S3S2S1Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2STBSTCSTAY72用二进制译码器实现组合逻辑函数基本原理与步骤1)基392)基本步骤(1)选择集成二进制译码器(2)写函数的标准与非-与非式(3)确认变量和输入关系[例]用集成译码器实现函数(4)画连线图2)基本步骤(1)选择集成二进制译码器(2)写函数的40十三、ROM的结构和工作原理1.基本结构（一）ROM的结构示意图地址输入数据输出—n

位地址—b

位数据A0A1An-1D0D1Db-1D0D1Db-1A0A1An-12n×bROM……………………最高位最低位十三、ROM的结构和工作原理1.基本结构（一）ROM412.内部结构示意图存储单元数据输出字线位线地址译码器ROM存储容量=字线数

位线数

=2nb（位）地址输入0单元1单元i

单元2n-1单元D0D1Db-1A0A1An-1W0W1WiW2n-12.内部结构示意图存储单元数据输出字位线地址译码器ROM42（二）ROM应用举例及容量扩展1、ROM应用举例用ROM实现以下逻辑函数[例3.6.2]Y1=

m(2,3,4,5,8,9,14,15）Y2=

m(6,7,10,11,14,15）Y3=

m(0,3,6,9,12,15）Y4=

m(7,11,13,14,15）A1B1C1D1m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15Y2Y3Y4Y1译码器编码器（二）ROM应用举例及容量扩展1、ROM应用举例用43例

用EPROM实现输出函数存储容量25648位地址256=284位数据输出存储容量8k88k=8210=21313位地址8位数据输出2、ROM容量扩展1.存储容量存储器存储数据的能力，为存储器含存储单元的总位数。存储容量=字数

位数字—word位—bit例用EPROM实现输出函数存储容量25648位地址44十四、

组合电路中的竞争冒险（一）

竞争冒险的概念及其产生原因1、竞争冒险的概念2、产生竞争冒险的原因（二）竞争与冒险的判断十四、组合电路中的竞争冒险（一）竞争冒险的概念及其45第四章触发器一、

基本触发器1.特性表：RSQ

n+100011011Q

n保持1置10不用置0不允许2.特性方程：Q

n+1=S+RQ

n约束条件与非门构成：第四章触发器一、基本触发器1.特性表：R46特性表和特性方程RSQ

n+100011011Q

n保持置

1置

0不许10不用Q

n+1=S+RQ

n约束条件或非门构成：特性表和特性方程RSQn+1000110147特性表：CPRSQnQn+1注0Qn保持10

0010

0110

1010

1111

0011

0111101111011100不用不用保持置1置0不许特性方程:约束条件CP=1期间有效主要特点：1.时钟电平控制CP=1期间接受输入信号；CP=0期间输出保持不变。（抗干扰能力有所增强）2.RS之间有约束一、

同步触发器

同步RS触发器特性表：CPRSQnQn+1注048同步D触发器（CP=1期间有效）主要特点：1.时钟电平控制，无约束问题；2.CP=1时跟随。下降沿到来时锁存同步D触发器（CP=1期间有效）主要特点：1.49三、

边沿触发器1边沿D触发器符号特性表CPDRDSDQn+1注

0

00

100000

1

10

1

101Qn10不用同步置0同步置1保持(无效)异步置1异步置0不允许CP上升沿触发QQCPC11DD

S

RSD

RD三、边沿触发器1边沿D触发器符号特性表CP502边沿JK触发器国标符号QQCPC11JIKJ

KS

RSD

RD三、主要特点(一)CP的上升沿或下降沿触发；(二)抗干扰能力极强，工作速度很高，在触发沿瞬间，按的规定更新状态；(三)功能齐全(保持、置1、置0、翻转)，使用方便。2边沿JK触发器国QQCPC11JIK51JKQnRDSDCPQn+1注00

00000

10001

00001

100100001010011

00011

10001001110保持同步置0同步置1翻转00010001不变01101110不用异步置1异步置0不允许特性表JKQnRDS52四、

时钟触发器的功能分类（一）RS型和

JK型触发器1.RS型触发器符号特性表RSQ

n+1功能00011011Q

n10不用保持置1置0不许特性方程约束条件CP下降沿时刻有效QQCPC11SIRS

R延迟输出

(主从)四、时钟触发器的功能分类（一）RS型和JK型触532.JK型触发器符号特性表JKQ

n+1功能00

01

1011Q

n01保持置0置1翻转特性方程CP下降沿时刻有效QQCPC11JIKJ

KQ

n2.JK型触发器符号特性表JKQn+1功能0541.D型触发器符号特性表特性方程CP上升沿时刻有效QQCPC11DD

DQ

n+1功能001

1置0置1（二）D型、T型和T型触发器1.D型触发器符号特性表特性方程CP上升沿时刻有效Q552.T型触发器QQCPC11TT

TQ

n+1功能0

Q

n1

Q

n保持翻转CP下降沿时刻有效3.T型触发器QQCPC1Q

n

Q

n+1功能011

0翻转

CP下降沿时刻有效2.T型触发器QQCPC11TTTQn56一、概述（一）时序电路的特点1.定义

任何时刻电路的输出，不仅和该时刻的输入信号有关，而且还取决于电路原来的状态。2.电路特点(1)与时间因素(CP)有关；(2)含有记忆性的元件(触发器)。组合逻辑电路存储电路…………x1…xiy1…yjw1wkq1ql输入输出第五章时序逻辑电路一、概述（一）时序电路的特点1.定义任何57（二）时序电路逻辑功能表示方法1.逻辑表达式(1)输出方程(3)状态方程(2)驱动方程2.状态表、卡诺图、状态图和时序图组合逻辑电路存储电路…………x1…xiy1…yjw1wkq1qlx1y1y2JKQ1Q2x21J1KC1CP（二）时序电路逻辑功能表示方法1.逻辑表达式(1)输出方58（三）时序逻辑电路分类1.按逻辑功能划分：计数器、寄存器、读/写存储器、顺序脉冲发生器等。2.按时钟控制方式划分：同步时序电路触发器共用一个时钟CP，要更新状态的触发器同时翻转。异步时序电路电路中所有触发器没有共用一个CP。3.按输出信号的特性划分：Moore型Mealy型存储电路Y(tn)输出WQX(tn)输入组合电路CPY(tn)输出CPX(tn)输入存储电路组合电路组合电路（三）时序逻辑电路分类1.按逻辑功能划分：计数器、寄存器、59二、时序电路的基本分析和设计方法（一、）

时序电路的基本分析方法1.分析步骤时序电路时钟方程驱动方程状态表状态图时序图CP触发沿特性方程输出方程状态方程计算二、时序电路的基本分析和设计方法（一、）时序电路的基本分析60能否自启动?能自启动：存在无效状态，但没有形成循环。不能自启动：无效状态形成循环。能否自启动?能自启动：存在无效状态，但没有不能自启动：无效状61（二）

时序电路的基本设计方法1.设计的一般步骤时序逻辑问题逻辑抽象状态转换图（表）状态化简最简状态转换图（表）电路方程式（状态方程）求出驱动方程选定触发器的类型逻辑电路图检查能否自启动（二）时序电路的基本设计方法1.设计的一般步骤时序逻辑62三、计数器(Counter)（一）

计数器的特点和分类计数器的功能及应用1.功能：对时钟脉冲CP计数。2.应用：分频、定时、产生节拍脉冲和脉冲序列、进行数字运算等。计数器的特点1.输入信号：计数脉冲CPMoore型2.主要组成单元：时钟触发器三、计数器(Counter)（一）计数器的特点和分类计63（二）计数器的分类按数制分：二进制计数器十进制计数器N进制(任意进制)计数器按计数方式分：加法计数器减法计数器可逆计数(Up-DownCounter)按时钟控制分：同步计数器(Synchronous)异步计数器(Asynchronous)按开关元件分：TTL计数器CMOS计数器（二）计数器的分类按数制分：二进制计数器按计数加法计数器按64（三）

二进制计数器计数器计数容量、长度或模的概念

计数器能够记忆输入脉冲的数目，即电路的有效状态数M。3位二进制同步加法计数器：00001111/14位二进制同步加法计数器：000111/1n位二进制同步加法计数器：（三）二进制计数器计数器计数容量、长度或模的概念65(四)集成二进制同步计数器1.集成4位二进制同步加法计数器1234567816151413121110974161(3)VCCCOQ0Q1Q2Q3CTTLDCR

CP

D0

D1D2D3

CTP地引脚排列图逻辑功能示意图74161Q0Q1Q2Q3CTTLDCOCPCTPCR

D0

D1D2D3000000110011CR=0Q3Q0=0000同步并行置数CR=1，LD=0，CP异步清零Q3Q0=D3D01)74LS161和74LS163(四)集成二进制同步计数器1.集成4位二进制同步加6674161的状态表

输入

输出

注CRLDCTP

CTTCPD3D2D1D0Q3n+1Q2n+1Q1n+1Q0n+1CO010

d3

d2

d1d0

111111011000000d3

d2

d1

d0

计数

保持

保

持

0清零置数CR

=

1,LD

=

1,CP，CTP=CTT=

1二进制同步加法计数CTPCTT=0CR

=

1，LD=

1，保持若CTT=0CO=0若CTT=17416374161的状态表输入输67（五）

十进制计数器（8421BCD码）00000001/00010/00011/00100/00101/00110/0011110001001/0/0/0/1状态图（五）十进制计数器（8421BCD码）00000001/68(六)集成十进制同步计数器74160、741621234567816151413121110974160(2)VCCCOQ0Q1Q2Q3CTTLDCR

CP

D0

D1D2D3

CTP地(引脚排列与74161相同)异步清零功能：(74162同步清零)同步置数功能：同步计数功能：保持功能：进位信号保持进位输出低电平1.集成十进制同步加法计数器(六)集成十进制同步计数器74160、74162169（七）

N进制计数器方法用触发器和门电路设计用集成计数器构成清零端置数端(同步、异步)1、利用同步清零或置数端获得N进制计数思路：2.求归零逻辑表达式；1.写出状态SN

–1的二进制代码；3.画连线图。步骤：（七）N进制计数器方法用触发器和门电路设计用集成计数器构702、利用异步清零或置数端获得N进制计数

当计数到SN

时，立即产生清零或置数信号，使返回S0状态。（瞬间即逝）1.写出状态SN

的二进制代码；2.求归零逻辑表达式；3.画连线图。2、利用异步清零或置数端获得N进制计数当计数到SN71(八)计数容量的扩展1.集成计数器的级联74161(1)Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ4Q5Q6Q774161(0)Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ0Q1Q2Q3CP11111CO016

16

=

256(八)计数容量的扩展1.集成计数器的级联74161(1722.利用级联获得大容量N进制计数器1)级联N1和N2进制计数器，容量扩展为N1N2N1进制计数器N2进制计数器CP进位CCP[例]用74160（2）

构成六十进制计数器60=610=N1N2=N2.利用级联获得大容量N进制计数器1)级联N1732)用归零法或置数法获得大容量的N进制计数器[例]

试分别用74161和74162接成六十进制计数器。Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ4Q5Q6Q774161(0)Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ0Q1Q2Q3CP111CO074161(1)用SN

产生异步清零信号：用

SN–1产生同步置数信号：&11&先用两片74161构成256进制计数器2)用归零法或置数法获得大容量的N进制计数器[例]试7474162—同步清零，同步置数。再用归零法将M=

100改为N

=

60进制计数器，即用SN–1产生同步清零、置数信号。先用两片74162构成1010

进制计数器，Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ4Q5Q6Q774162(0)Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ0Q1Q2Q3CP111CO074162(1)11&1174162—同步清零，同步置数。再用归零法将M=1075第六章脉冲的产生与整形电路一、

施密特触发器（SchmittTrigger）2.施密特触发器属于“电平触发”型电路，不依赖于边沿陡峭的脉冲。施密特触发器是具有电压滞后特性的数字传输门。其特点如下：1.特性与原理1.输入电平的阈值电压由低到高为，由高到低为，且＞，输出的变化滞后于输入，形成回环。第六章脉冲的产生与整形电路一、施密特触发器76施密特触发器的电压传输特性施密特触发器的回环特性反向传输特性同向传输特性UOHUOLUT+UT-OuOuI输入电压增加UOHUOLUT+UT-OuOuI输入电压减小输入电压增加输入电压减小施密特触发器的电压传输特性施密特触发器的回环特性反向传输特77施密特触发器符号：11施密特触发器符号：1178（1）电路组成及工作原理+VCCuO1TD83165724&&1uI工作原理

uItUOH

uOtUOLOO011010UCO外加UCO时,可改变阈值和回差电压+VDDuO2uI上升时与2VCC/3比uI下降时与VCC/3比2.用555定时器构成的施密特触发器（1）电路组成及工作原理+VCCuO1TD83165724&792.滞回特性UT–OuIuOUOHUOLUT+uI增大时与上限阈值比特点:uI减小时与下限阈值比上限阈值电压3.主要静态参数回差电压下限阈值电压回差电