第10章时序逻辑电路引论-20121022

第10章时序逻辑电路引论10.1时序逻辑电路的基本概念

时序逻辑电路的特点:电路在任何时候的输出稳定值,不仅与该时刻的输入信号有关,而且与该时刻以前的电路状态有关;电路结构具有反馈回路.

在时序逻辑电路中,用来保存与过去输入有关的信息的器件称为存储电路.存储电路中保存的信息称为状态.10.1.1时序逻辑电路的结构模型XZQW组合电路存储电路外部输入信号外部输出信号驱动信号状态信号输出方程:Z(tn)=F[X(tn),Q(tn)]

驱动方程:W(tn)=G[X(tn),Q(tn)]

状态方程:Q(tn+1)=H[W(tn),Q(tn)]其中X,Z,W,Q均可以是多变量.描述时序逻辑电路的三个方程:10.1.2状态表和状态图描述时序电路的其它两种方法:①状态表输入原状态新状态输出

XQnQn+1Z输入原状态QnQn+1/ZX新状态/输出②状态图QnQn+1X/Z原状态新状态输入/输出例:一时序电路有一个输入变量x,二个状态变量q1和q2,

一个输出变量z.两个状态变量的四种不同取值可定义电四种状态:[q1,q2]=[0,0]≡A[q1,q2]=[0,1]≡B[q1,q2]=[1,0]≡C[q1,q2]=[1,1]≡DxQnQn+1z0AD01AC10BB11BA00CC11CD00DA01DB1ACBD1/10/11/00/00/01/01/10/1假设电路的状态表和状态图如下图所示:当x信号按0→1→1→0→1→0→1→1→0→0的顺序输入电路时,电路的输出及状态变换如下:(设电路初态为A)时间012345678910原态A输入0110101100新态输出

D0时间012345678910原态ADBADBBACCC输入0110101100DBADBBACCC010011011110.2存储器件存储电路由存储器件组成,能存储一位二值信号的器件称为存储单元电路.存储单元电路大多是双稳态电路.双稳态电路特点:①具有两个稳定状态,用0和1表示,在无外信号作用时,

电路长期处于某个稳定状态，这两个稳定状态可用来表示一位二进制代码。②它有一个或多个输入端，在外加信号激励下，可使电路从一个状态转换成另一个状态。两类存储单元电路：(1)锁存器

(2)

触发器锁存器:直接由激励信号控制电路状态的存储单元.触发器:除激励信号外,还包含一个称为时钟的控制信号输入端.激励信号和时钟一起控制电路的状态.锁存器和触发器工作波形示意图:ResetSetQSetResetClockQSRQQSRQQC10.3锁存器(1)电路结构及逻辑符号≥1≥1SDRDQQSRQQSRQQ或SD:置位端(置1端);RD:复位端(置0端);两个输入端(激励端):定义:Q=0,Q=1为0状态;Q=1,Q=0为1状态.10.3.1RS锁存器(2)逻辑功能分析设:电路的原状态表示为Qn,新状态表示为Qn+1.①SD=0;RD=0(无激励信号),有下列两种情况:≥1≥1

00QQ0110≥1≥1

00QQ0101结论:Qn+1=Qn②SD=0;RD=1(置0信号有效):≥1≥1

01QQ0110结论:Qn+1=0③SD=1;RD=0(置1信号有效):≥1≥110QQ1001结论:Qn+1=1④SD=1;RD=1(置0、置1同时信号有效):≥1≥1

11QQ0000作用时≥1≥1

00QQ0110≥1≥1

00QQ0101激励信号同时消失后一般情况下，SD=RD=1应禁止使用。RS锁存器的约束条件：SDRD=0

。(3)RS锁存器的功能描述SDRDQnQn+1000000110100011010011011110×111×}保持}置0}置1}禁止①特性表②特性方程Qn+1=SD+RDQnSDRD=0③状态图SD=1RD=0SD=0RD=1SD=×RD=0SD=0RD=×01RS锁存器工作波形图（初态假设为0）SDRDQnQn+1000000110100011010011011110×111×000000000000000000011111111111××SDRDQQ由与非门构成的RS锁存器：&&SDRDQQSRQQSRQQ或10.3.2门控RS锁存器在RS锁存器的基础上,加控制信号,使锁存器状态转换的时间,受控制信号的控制.≥1≥1&&RDSDRSCQQ1SC11RQQRD=R·CSD=S·C当C=1时:门控RS锁存器功能和RS锁存器完全相同;当C=0时:RD=SD=0,锁存器状态保持不变.门控RS锁存器特性方程:Qn+1=S+RQnSR=0{C=1时成立工作波形图(设Q的初态为0)CSRQ10.3.3D锁存器能将呈现在激励输入端的单路数据D存入交叉耦合结构的锁存器单元中.D锁存器原理图:&&&RDSDDCQQ&1电路功能分析:当C=0时,RD=SD=1,

电路处于保持状态;(2)当C=1时,RD=D,SD=D

电路的新状态为D.D锁存器特性表:DQnQn+100001001111D锁存器特性方程:Qn+1=DD=1D=0D=0D=101状态图1DC1QQ逻辑符号D锁存器工作波形图:(假设初态为0)DCQ锁存Q跟随D锁存Q跟随D锁存练习:10.31DC1QQ逻辑符号SRQQSRQQCQn+1=DQn+1=S+RQnSR=0{复习CSRQD锁存器工作波形图:(假设初态为0)DCQ锁存Q跟随D锁存Q跟随D锁存

在时序逻辑电路中,往往要求电路的存储器件能在同一信号的作用下同步工作,锁存器不适合,原因如下:门控锁存器在控制信号C有效时,都可以接收输入信号,所以,激励信号的任何变化,都将直接引起锁存器输出状态的改变,这时,输入信号若发生多次变化,输出状态也可能发生多次变化,这一现象称为锁存器的空翻.当门控锁存器的控制信号C有效时,锁存器就变成了一个组合电路.这时时序逻辑电路模型就变成了两个组合电路构成的一个互为反馈网络的反馈系统,因此该系统有可能因其瞬态特性而产生振荡现象.10.4触发器

利用一个称为“时钟”的特殊定时控制信号去限制存储单元状态的改变时间,具有这种特点的存储单元电路称为触发器.(触发器在一个时钟周期内输出状态只改变一次)10.4.1主从触发器一、主从RS触发器在CP=0时,主锁存器F1被选通,处于工作状态,主锁存器按S、R的值改变中间状态Qm;从锁存器F2被封锁,处于保持状态;1.电路结构2.工作原理(2)在CP由0→1时,主锁存器F1被封锁,进入保持状态;从锁存器F2被选通,处于工作状态,电路的输出Q根据Qm的状态改变输出状态;（此时不论输入激励信号S、R如何变化，主锁存器的状态不再改变）1SC11RQQ1SC11RQQ11QQSRCP主锁存器从锁存器F1F2QmQm3.电路特点CP脉冲不论在低电平或高电平期间,电路的输出状态最多只改变一次;(2)将主从RS触发器用于时序电路中,不会因不稳定而产生振荡.4.电路符号1SC11RQQ“”称为延迟符号,表示该触发器在CP=0时接收R、S的数据,而在CP的上升沿时,输出改变状态5.主从RS触发器定时波形CP主选通保持选通保持选通保持选通保持从保持选通保持选通保持选通保持选通SRQmQ思考题(设主从RS触发器的初始状态为0)CPSRQQm6.特性表和特性方程主从RS触发器的特性表和特性方程和RS锁存器基本相同,只是在列特性表时,要加上CP脉冲标志.特性方程Qn+1=S+RQnSR=0{SDRDQnQn+1000000110100011010011011110×111××××QnCP×主从RS触发器的特性表保持置

0置

1禁止1SC11RQQ“”称为延迟符号,表示该触发器在CP=1时接收R、S的数据,而在CP的下降沿时,输出改变状态1SC11RQQ1SC11RQQ1QQSRCP主锁存器从锁存器F1F2QmQm补充:二、主从D触发器1DC1QQ1DC1QQ11QQDCP主锁存器从锁存器F1F2QmQm1DC1QQ工作原理:(1)当CP=0时,主锁存器被选通,Qm=D,从锁存器保持原态;(2)当CP=1时,主锁存器保持原态,从锁存器被选通,Q=Qm;特性方程:Qn+1=D定时波形图(设触发器的初始状态为0)CPDQmQ三、主从JK触发器为去除主从RS触发器的约束条件:RS=0,设计出主从JK触发器.主从JK触发器的一种结构:1JC11KQQ1DC1QQ&≥1&11KJCPKQnJQn(1)电路以D触发器为核心,故不存在约束条件;(2)D=JQn+KQn,所以,Qn+1=D=JQn+KQn(3)由电路可见,CP是经一个非门送入D触发器,所以这种结构的JK触发器为CP下降沿到达时改变状态.(4)根据特性方程Qn+1=JQn+KQn,容易求得特性表:CPJKQnQn+1CPJKQnQn+1××××

Qn

10010000101100111101010011100110保持置“0”置“1”翻转}}}}(5)状态图J=1K=xJ=xK=1J=xK=001状态图J=0K=x(6)带异步清零、置1端并具有多驱动输入的JK触发器。1JC11KQQ&&SRSDRDJ1J2K1K2J=J1·J2K=K1·K2SD

：异步置1端；RD：异步清零端。

Q×异步置0置1保持置0翻转翻转保持CPRDJK(7)主从JK触发器定时波形(SD=1)

思考:

CPRDJKQ练习10.5主从触发器抗干扰能力不强,若对上升沿翻转的主从RS触发器:QmQRCPS干扰1SC11RQQ10.4.2边沿触发器边沿触发器的特点:在时钟为稳定的0或1期间,输入信号都不能进入触发器,触发器的新状态仅决定于时钟脉冲有效边沿到达前一瞬间以及到达后极短一段时间内的输入信号.边沿触发器具有较好的抗干扰性能.1.维持阻塞D触发器(1)电路结构与符号&&&&&&CPDRDRDRDSDSDQQ1DC1QQSRSDRDDCPG1G2G3G4G5G6(2)工作原理&&&&&&CPDRDRDRDSDSDQQ①异步清零②异步置1a.CP=0b.CP=10001111110111110010011011111000001111110G1G2G3G4G5G6&&&&&&CPDRDRDRDSDSDQQ111111001011111MNQn=1的情况&&&&&&CPDRDRDRDSDSDQQ111111110010111MNQn=0的情况注意：在该时刻，D的改变不会使输出状态变化。③如SD=RD=1,并

CP=0：由于M=N=1，所以输出Q保持不变G1G2G3G4G5G6G1G2G3G4G5G6&&&&&&CPDQQ1001011111MNQn=1的情况G1G2G3G4G5G6④CP由0变为1，在这一短时间内，D=0且保持不变，则有：&&&&&&CPDRDRDRDSDSDQQ11111100011MN011100110Qn+1=D=0G1G2G3G4G5G6⑤在CP=1期间，如D发生变化，即由0变为1&&&&&&CPDRDRDRDSDSDQQ1111110011MN0111100110由于图中红线的作用，电路输出状态保持不变。G1G2G3G4G5G6⑥CP由0变为1，在这一短时间内，D=1保持不变，则有：Qn+1=D=1&&&&&&CPDRDRDRDSDSDQQ11111001100MN100011110G1G2G3G4G5G6⑦

在CP=1期间，如D发生变化，即由1变为0由于和M端连接的蓝线的作用，使输出保持不变

Qn+1=D=1&&&&&&CPDRDRDRDSDSDQQ1111101100MN1111111100G1G2G3G4G5G6(3)维持阻塞D触发器特性表和工作波形图CPSDRDDQnQn+1×01××1×10××0↑11000↑11010↑11101↑11111↑表示上升沿触发.QCPRDD当SD=1时波形图:2.负边沿JK触发器1JC11KQQ逻辑符号CPJKQ复习主从触发器1SC11RQQ1DC1QQ1JC11KQQQn+1=JQn+KQn

边沿触发器1JC11KQQ1DC1QQSRSDRDDCP思考题:试画出图中所示电路在8个CP信号作用下Q1、Q2、Q3端的输出波形（设各触发器初始状态均为0，且SD、RD均接1）1DC1QQSRSDRDCP1DC1QQSRSDRD1DC1QQSRSDRDQ1Q2Q3●

●

F1F2F3CPQ1Q2Q310.6触发器逻辑功能的转换触发器逻辑功能转换示意图:转换电路

已有触发器ABXYQQCP将已有触发器转换为所需触发器的功能,实际上是求转换电路,即求转换电路的函数表达式:X=f1(A,B,Qn)Y=f2(A,B,Qn)待求触发器10.6.1代数法

通过比较已有触发器和待求触发器的特性方程,求转换电路的函数表达式.例:把JK触发器转换为D触发器.解:已有JK触发器的特性方程为:Qn+1=JQn+KQn待求D触发器的特性方程为:Qn+1=D为求出转换电路的函数表达式,可将D触发器的特性方程转换为:Qn+1=D=D(Qn+Qn)=DQn+DQn比较JK触发器的特性方程,可得:J=DK=D1JC11KQQ1CPD例:将JK触发器转换为T触发器.TQnQn+100001101110T触发器特性表1TC1QQTCP逻辑符号T触发器的特性归纳为:

T=0保持

T=1翻转T触发器的特性方程:Qn+1=TQn+TQn=T⊕QnT触发器的特性方程:Qn+1=TQn+TQn将上式和JK触发器特性方程Qn+1=JQn+KQn比较,可得

J=K=T注意：在这个电路中，由于采用的是下降边沿JK触发器，所以得到的T触发器也是下降边沿触发的。如果T=1,则该触发器在CP控制下只具有翻转功能,我们把它称为T’触发器