第三章软件无线电的DSP技术课件

第三章软件无线电的DSP技术

第三章软件无线电的DSP技术1

实现软件无线电需要一个坚实的硬件基础，这个硬件基础是以先进的可编程处理器的形式出现的，软件无线电实用化最大的一个障碍是当时的硬件水平。随着超大规模集成技术的发展，高速并行数字信号处理器（DSP）器件的进步，软件无线电的实现成为现实。本章主要介绍内容：数字实现部分及其器件；研究现状及实现趋势；实现软件无线电需要一个坚实的硬件基础，2§３.1软件无线电对数字处理的需求

对单一信道，使用宽带A/D，DSP和通用CPU的软件无线电比传统的使用硬件技术要昂贵得多。硬件集成的接收机比较便宜而且适应用于日常的生活，如家用无线电、蜂窝移动手机等等。然而，软件实现的方法对某些系统来说其诱惑力是不可抗拒的，即它的灵活性和集中性。§３.1软件无线电对数字处理的需求对单一信道，使用宽带A3软件无线电的灵活性

灵活性体现在它可以任意改变频道、改变调制方式和接收不同类型的信号。这种能力在军事上是非常有价值的。如美军开发Speakeasy系统。软件无线电在民用移动通信方面已经引起了巨大的关注，如不同的新体制、新标准和多变的应用环境，如用户数量的动态变化和信道利用率的动态变化等。利用软件无线电可以适应新的体制和协议。

软件无线电的灵活性灵活性体现在它可以任意改变频道、改变调4软件无线电的集中性图传统的窄带数字接收机软件无线电的集中性图传统的窄带数字接收机5

传统的窄带数字接收系统，每个信道配备一个射频接收机和中频接收机，射频接收机将信号转换为中频，而中频接收机将信号降到基带。信号在基带被采样后，由每信道独立的DSP进行处理，产生话音信号。

6图共用前端的软件实现方法图共用前端的软件实现方法7共用前端的软件实现方法采用多个信道共用一射频接收机，然后将中频信号用宽带ADC采样，采样后的信道包含多个信道的数字中频信号。进入每一独立的数字信号处理器中，从中进行信道选择，降低为基带信号，产生话音信号。可见，多信道共用无线电的前端使成本降低。共用前端的软件实现方法采用多个信道共8对传统的窄带数字接收机而言，DSP所处理的信号为基带数字信号处理，通常为几十到几百KHz（AMPS/30KHz,GSM/200KHz，CDMA/1.23MHz)，它对DSP的信号处理压力不大，DSP主要完成基带信号的处理（调制解调、信道编译码和信源编译码）。

传统窄带数字接收机工作模式对传统的窄带数字接收机而言，DSP所处传统窄带数字接收机工9软件无线电接收机工作模式

软件无线电在中频进行采样，将通信系统的整个频谱搬移到中频后，用宽带ADC将整个频段数字化），然而用数字完成中频处理，比如滤出每信道的窄带信号并搬移到基带处理。

软件无线电接收机工作模式软件无线电在中频进行采样，将通信10

GSM/25M，Airnet/5M，其采集速率达２.5,倍，每秒几十M的样后，DSP必须进行快速处理。提取所需信道，并将信道搬移到基带，需500MPIS~10GFLOPS，同时还要考虑后续的比特流部分、管理和控制部分。

DSP压力很大GSM/25M，Airnet/5M，其采集速率达11§３.1.1解决中频处理的问题一个一般的可编程DSP通常可提供200MIPS或50MFLOPS的处理能力。对用中频采样后的信号，需要信道选择滤波器选择需要的某一窄带信号，而一个好的FIR或IIR信道选择滤波器需要每一采样点100次操作，对于300Msps的采样率，即需要3000MIPS完成每一信道的数字下变频。

粗略计算，需要几十个DSP完成每一个信道的数字下变频。§３.1.1解决中频处理的问题一个一般的可编程DSP通常12放弃软件无线电？采用专用具有高可编程性的硬件来完成高速滤波和处理，可减轻对DSP的压力。并且只要这些专用硬件是通用的而且可由软件控制。

放弃软件无线电？13器件制造商处理能力/时钟片内存储器数据宽度ADSP21062ADI40MFLOP/120MPIS/40MHz32K字RAM32bit浮点TMS320C32TI40MFLOP/20MPIS/40MHz512K字RAM32bit浮点TMS320C40TI50MFLOP/25MPIS/50MHz2K字RAM32bit定点TMS320C80TI理论值2GOPS12K字RAM32bit点DSP96002Motorola60MFLOP/20MPIS/40MHz2K程序存储器2x512字数据存储器32bit浮点DSP32CAT&T25MFLOP/12.5MPIS/50MHz1.5K字RAM32bit表过去几种商用DSP器件制造商处理能力片内存储器数据宽度ADSP21062ADI14图HSP50016数字下变频（DDC)

Harris公司的HSP50016，这个芯片包括一个合成器，一对正交的数字乘法器完成信号的混频，还有一些滤波器可以实现低通和抽取。这个器件能够从一个宽带数字输入中提取出窄带基带信号。信号中频被数字化后，通过数字下次混频，然后用正交滤波提取出相应的频段，最后通过可编程的抽取器将采样率降低到适合于基带信号的采样率。图HSP50016数字下变频（DDC)Harris公司的15图使用数字下变频的接收机示意图

将一个1.9G的射频无线电信号通过DDC的接收机转化为可进行基带处理的信号。射频部分包括两个混频器和相应的模拟滤波器，第一个混频器之前的滤波器是将带外信号滤掉，选择所需而去掉不用的信号。在第二中频上，它被采样。

图使用数字下变频的接收机示意图将一个1.9G的射频无线电16§3.1.2使用DSP进行频谱监控频谱监控的必要性：动态地监控信道的质量，动态分配信道。判断接收的信号标准，协议进行FFT变换，区别出不同的信道，确定信号的强度。进行功率谱的计算，可确定信号受到噪声干扰的强度§3.1.2使用DSP进行频谱监控频谱监控的必要性：17个人通信系统(PCS)一般说法为无论任何人在世界任何地方，任何时间都可与其它任何人进行通信。

为达到这一目的，必须建有由陆上、海上、空中（航空飞行物）、外层空间（航天飞行物）的由有线、无线通信设备组成的智能网络综合体。从通信业务内容来看也将是需求不断提高技术不断进步，从话音到高速数据和电视图像。由于终端必须满足快速移动的要求。因此3G以及未来更高级的移动系统将是PCS的重要组成部份。

个人通信系统(PCS)18在新的PCS系统中，用户密集的城市基地台可以使用动态的频谱分配，分配的原则是基于最优化效率和最小噪声。根据用户信号的频谱，可以帮助基地台确定使用的哪一种协议。每一种通信标准都有自已的信道宽度、调制方式、频谱密度。因此，基地台需要判断正在接收的是什么信号，协议、带宽等，涉及到信号的检测。在新的PCS系统中，用户密集的城市基19高速DSP使用的必要性：实现频谱监控，要不断进行FFT和功率谱的计算；要从接收的信号中判别信号的协议，调制方式；完成常规的基带处理部分的功能；高速DSP使用的必要性：20§3.1.3多处理器的过去和现在

随着移动通信的不断拓展和深化，客户在享受数字信号处理技术带来的优势的同时也面临着三方面的挑战。第一，越来越多的系统需要在低功耗的系统下运行，但是在保持低功耗运行的同时，并不能减少系统的高性能，如何兼顾系统的低功耗和高性能；§3.1.3多处理器的过去和现在随着移动通信的不断拓展21第二，移动通信系统需要提供很高的数字信号处理能力，以支持多种媒体类型，包括音频、视频、通讯以及图象处理等，如何兼顾复杂的控制和高性能的数字处理;第三，随着移动通信系统在外设以及连接性方面的要求越来越高，如何在实现包括以太网接口、USB接口、CAN接口等多种多样接口的同时不增加甚至降低芯片的占板空间。第二，移动通信系统需要提供很高的数字信号处22多处理器的发展1.CPU+DSP新的通信处理器-68356，它包括一个通用微处理器和一个56000系列的DSP。这种通用CPU+DSP的技术解决了大量需要通信操作（如管理、控制函数）和DSP的应用。2.ASIC＋DSP专用集成芯片和DSP集成，ASIC解决一些计算量的通用处理，如中频处理或译码算法。多处理器的发展23３.多DSP系统的并行处理理论讲N个DSP提供N倍的处理能力，但是要实现此最高极限，在算法设计上要会出很大的代价。代价如下：算法并行分解，分解时要根据硬件的并行结构考虑。算法的分解要考虑到处理器的交换，并且适合多个DSP同时实现的算法，使得数据换尽可能少和尽可能快。３.多DSP系统的并行处理24４.多核DSP系统德州仪器(Tl)公司近期推出一款可显著降低成本和功耗，并节省板级空间的全新高性能多核DSPTMS320C6474，该处理器在单芯片上集成了三个１GHz的C64x+内核，可实现3GHz的DSP性能。于是，设计人员不必在电路板上集成多个DSP就能完成诸如同时执行多通道处理任务。、４.多核DSP系统25DSP和SOC的融合

SOC是指把一个系统集成在一块芯片上。这个系统包括DSP和系统接口软件等。DSP和FPGA的融合

FPGA是现场可编程门阵列器件。它和DSP集成在一块芯片上，可实现宽带信号处理，大大提高信号处理速度。DSP和SOC的融合26实时操作系统RTOS与DSP的结合随着DSP处理能力的增强，DSP系统越来越复杂，使得软件的规模越来越大，往往需要运行多个任务，各任务间的通信、同步等问题就变得非常突出。随着DSP性能和功能的日益增强，对DSP应用提供RTOS的支持已成为必然的结果。实时操作系统RTOS与DSP的结合27

DSP/BIOS是一个简易的嵌入式操作系统，主要是为需要实时调度、同步以及主机-目标系统通讯和实时监测的应用而设计的DSP/BIOS集成在CCS中，不需要额外的费用，但不提供源码，它是TI公司倡导的eXpressDSP技术的重要组成部分。

DSP/BIOS本身只占用很少的资源，而且是可裁减的，它只把直接或间接调用的模块和API连接到目标文件中，最多为6500字，因此在多数应用中是可以接受的。它提供底层的应用程序接口，支持系统实时分析、线程管理、调用软件中断、周期函数与后台运行函数（idel函数）以及外部硬件中断与多种外设的管理。

DSP/BIOS是一个简易的嵌入式操作系统，DS28高速数字信号处理器典型DSP器件目前主要DSP生产商包括TI，ADI，Motorola，Lucent和Zilog等，其中TI占有最大市场份额。作为第一片DSP产品TMS32010的生产商和DSP行业的领头者，TI公司的产品包括从低端的低成本低速度DSP到高端大运算量的DSP产品。高速数字信号处理器典型DSP器件291．AD公司

定点DSP：ADSP21xx系列16bit40MIPS；浮点DSP：ADSP21020系列32bit25MIPS；并行浮点DSP：ADSP2106x系列32bit40MIPS；超高性能DSP：ADSP21160系列32bit100MIPS。2．AT&T公司定点DSP：DSP16系列16bit40MIPS；浮点DSP：DSP32系列32bit12.5MIPS。

1．AD公司定点DSP：ADSP21xx系列303．Motorola公司定点DSP：DSP56000系列24bit16MIPS；浮点DSP：DSP96000系列32bit27MIPS。

4．NEC公司定点DSP：PD77Cxx系列16bit；

PD770xx系列16bit；

PD772xx系列24bit或32bit。

3．Motorola公司定点DSP：DSP56000系315．TI公司该公司自1982年推出第一款定点DSP芯片以来，相继推出定点、浮点和多处理器三类运算特性不同的DSP芯片，共计已发展了七代产品。其中，定点运算单处理器的DSP有七个系列，浮点运算单处理器的DSP有三个系列，多处理器的DSP有一个系列。主要按照DSP的处理速度、运算精度和并行处理能力分类，每一类产品的结构相同，只是片内存储器和片内外设配置不同。

5．TI公司该公司自1982年推出第一款定点DS325．TI公司定点DSP：①TMS320C1x系列16bit第一代1982年前后；②TMS320C2x系列16bit第二代1987年前后；③TMS320C5x系列16bit第五代1993年；④TMS320C54x系列16bit第七代1996年；⑤TMS320C24x系列16bit第七代1996年；⑥TMS320C6x系列32bit第七代1997年；⑦TMS320C55x系列16bit第七代2000年。浮点DSP：①TMS320C3x系列32bit第三代1990年；②

TMS320C4x系列32bit第四代1990年；③TMS320C67x系列64bit第七代1998年。

多处理器DSP：①TMS320C8x系列32bit第六代1994年。

C2x、C24x称为C2000系列，主要用于数字控制系统；

C54x、C55x称为C5000系列，主要用于功耗低、便于携带的通信终端；

C62x、C64x和C67x称为C6000系列，主要用于高性能复杂的通信系统，如移动通信基站。

5．TI公司定点DSP：①TMS320C1x系列1633高速数字信号处理器TI公司的TMS320C24x系列高速数字信号处理器TI公司的TMS320C24x系列34高速数字信号处理器TI公司的TMS320C55x系列高速数字信号处理器TI公司的TMS320C55x系列35高速数字信号处理器TI公司的TMS320C62xx/67xx系列高速数字信号处理器TI公司的TMS320C62xx/6736几种典型DSP器件介绍双滤波器HSP43168

Harris公司生产的HSP43168内含8阶FIR滤波器，也可以构成16阶的F1R滤波器。每个滤波器可以实现隔1到隔16的抽取，并且片内有32组滤波器系数。每个滤波器可以有独立地输人数据和滤波器系数。输人数据和滤波器系数的宽度都是10位。用这种滤波器可以实现正交滤波、复数滤波、内插/抽取滤波、自适应滤波、二维卷积等。几种典型DSP器件介绍双滤波器HSP4316837图HSP43168框图图HSP43168框图382.专用FFT处理器PDSP16510和PDSP16330

PDSP16510是GECPLESSEY公司生产的专用FFT芯片，它可以实现64点、256点、1024点FFT变换，其系数和数据的宽度都是16点，并采用块浮点算法来提高运算精度。在40MHz的时钟频率下，完成1024点复数FFT运算所需的时间为98μs，另外，还要把2048个数据读入片内需要51.298μs，这样，总共需要149μs。

2.专用FFT处理器PDSP16510和PDSP1633039

PDSP16510还可以对输入数据加Hamming窗或布莱克曼-哈里斯(Blackman-Harris)窗。后者的能力达到67dB。这个操作由片内完成不需要外加ROM或额外的时间开销。PDSP16510还可以对输入数据加Hamming窗或40PDSP16510主要完成求模和求相位运算，也称笛卡尔变换处理器。并行输入16位的实部和16的虚部，输出16位的模值和12位的相位（０～２π）。PDSP16510主要完成求模和求相位运算，也称41第三章软件无线电的DSP技术ppt课件42

FFT算法的原理是通过许多小的更加容易进行的变换去实现大规模的变换，降低了运算要求，提高了与运算速度。FFT不是DFT的近似运算，它们完全是等效的。FFT算法的原理是通过许多小的更加容43TMS320C54x

TMS320C54x（简称’C54x）是TI公司为实现低功耗、高速实时信号处理而专门设计的16位定点数字信号处理器，采用改进的哈佛结构，具有高度的操作灵活性和运行速度，适应于远程通信等实时嵌入式应用的需要，现已广泛地应用于无线电通信系统中。

TMS320C54x44

中央处理器CPU

I/O功能扩展接口

内部总线控制

特殊功能寄存器

数据存储器RAM

程序存储器ROM

串行口主机通信接口HPI

定时系统

中断系统中央处理器CPUI/O功能扩展接口内部总线45

PAGENDAGEN

特殊功能寄存器系统控制程序地址生成器数据地址生成器

CPU乘法累加器算术/逻辑运算单元桶形移位器比较器外部存储器接口外部设备接口程序存储器数据存储器串行口并行口定时器计数器中断系统控制接口PABPBCABCBDABDBEABEB

46

474.TMS320C6X

TMS320C6X是TI公司针对通信应用推出的高档32位定点、浮点DSP系列产品，采用352脚BGA封装。该系列器件中C62X为定点型、C67X为浮点型，代码兼容，皆采用VelociTI结构。这种高性能、超长指令字VLIW的结构使得其成为多信道、多功能应用的首选对象。VLIW通过提高指令级的并行性获得高性能。VelociTI结构灵活，对如何及何时取指令、执行指令或指令的限制很少。VelociTI结构的突出特点包括：指令打包减少代码大小、可条件执行所有指令提高灵活性、根据数据类型指令的宽度可变、完全流水线的跳转。

4.TMS320C6XTMS320C6X是TI公司针对通48

TMS320C6X的CPU核由32个32bit宽的通用寄存器和8个功能单元（6个ALU和2个乘法器）组成。C6X的地址空间为32bit的字节寻址空间，片内区分成独立的数据、程序空间，通过各自的内部端口访问。C6X的外围设备用于配合CPU工作，主要包括多通道缓冲串口McBSP、定时器Timer、外部存储器接口EMIF、DMA控制器、HPI及降功耗单元。

TMS320C6X的CPU核由32个32bit宽的通49

TMS320C6X功能强大、灵活，在性能上具有以下突出优点：C62X的指令周期为5ns、时钟速率200MHz、C67X的指令周期为6.5ns、时钟速率167MHz、每时钟周期可执行8条32bit的指令、最高峰值运算速度达1600MIPS.TMS320C6X的指令集更为丰富，且功能分类明确、编程简单。TI公司为TMS320C6X提供了功能强大的C编译器，支持优化功能。

TMS320C6X功能强大、灵活，在性能上具有50

TMS320C6X的CPU核由32个32bit宽的通用寄存器和8个功能单元（6个ALU和2个乘法器）组成。C6X的地址空间为32bit的可字节寻址空间，片内区分成独立的数据、程序空间，通过各自的内部端口访问。C6X的外围设备用于配合CPU工作，主要包括多通道缓冲串口McBSP、定时器Timer、外部存储器接口EMIF、DMA控制器、HPI及降功耗单元。

TMS320C6X的CPU核由32个32bit宽的通51图TMS320C62X结构图TMS320C62X结构52第三章软件无线电的DSP技术ppt课件53

TMS320C40TMS320C4054第三章软件无线电的DSP技术ppt课件55

未来的10年，全球DSP产品将向着高性能、低功耗、加强融合和拓展多种应用的趋势发展，DSP芯片将越来越多地渗透到各种电子产品当中，成为各种电子产品尤其是通信类电子产品的技术核心。未来的10年，全球DSP产品将向着高性56选择数字信号处理器的相关原则

与CPU不同，DSP种类如此众多。作为一个用户，如何选择数字信号处理器?根据资料的介绍，有以下几条原则，综述如下:算法格式:定点算法动态范围较小，如16位的定点算法，动态范围只有96dB，容易出现溢出问题，但是成本低，功耗低。所以大多数的数字信号处理器都是定点的，约占67%。浮点算法动态范围较大，如32位的浮点算法，动态范围有153dB，处理速度大大高于定点的，总线宽度也比定点的宽，容易编程，但是成本较高，功耗也较大。浮点数字信号处理器大都用在高档产品上。选择数字信号处理器的相关原则

与CPU不同，DSP种类57数据宽度:所有的浮点DSP都是32位宽度的，而定点DSP大多数是16位宽度的，也有24位的，如Motorola的DSP563xx系列;而Zoran公司的ZR3800系列，则是20位的。数据宽度直接影响到DSP芯片的大小、封装管脚的数量和外围存储器的容量，因此也直接影响到DSP的成本。功耗:很多DSP用在手提式设备中，如手机、PDA、手提式声音播放机等。功耗是这些产品主要考虑的一个问题。很多处理器供应商降低工作电压，比如3.3，V2.5，Vl.sv，同时增加电源电压管理功能，比如增加睡眠模式，在不用时切断大部分电源和不用的外围设备，以降低能量消耗。数据宽度:所有的浮点DSP都是32位宽度的，而58速度:速度是选用DSP最重要的考虑因素。实际上，许多数字信号处理算法早在几十年前就己经研究出来，而得不到实际应用就是因为受到CPU处理速度的限制。即使在目前，DSP的处理能力高达每秒IG字节左右的浮点处理能力，面对一些复杂的问题也仍显不足，若不采用多DSP并行处理方式，还是会受到DSP处理速度的限制。DSP的速度通常是指令周期的时间，也有指进行核心功能如FIR或nR滤波器的运算时间。有些DSP采用特大指令字组(VLIW)的结构，在一个周期内可执行多条指令。它和时钟的工作频率有密切关系。速度:速度是选用DSP最重要的考虑因素。实际59存储器结构:存储器结构包括总线结构对DSP的性能有很大的影响。一方面，在进行运算时如何读取数据和指令，不同的方法有不同的速度。在一个指令周期内读取一条指令和两条数据以便进行快速MAC运算。这种结构可以是多端口存储器、指令和数据分离存储器或指令缓冲器。另一方面，存储器结构也包括片内和片外支持的存储器的大小。大多数定点DSP瞄准嵌入式系统市场，因此它的存储器较小。而一些浮点DSP虽然片内存储器很小，需要很大外围的存储器，如TI公司的TMS320C30系列。存储器结构:存储器结构包括总线结构对DSP的性60编程难易:DSP的应用对象主要是工程技术人员和工程师。早期的数字信号处理器使用汇编语言来编程，后来产品可以用C语言来编写，但是要经过C编译器编译成汇编语言源程序，进行优化，以减少运算时间。数字信号处理器供应商一般都提供开发工具。但是不同公司的DSP产品在软件编程方面有很大不同。所以用户应该选用自己比较熟悉的开发工具。这些工具包括软件工具，如汇编语言程序、连接器、仿真器、调试器、编译器、代码库、实时操作系统等;硬件工具如开发板、仿真器等。一般来讲，高级语言编译器较适用于浮点处理器。编程难易:DSP的应用对象主要是工程技术人员61性能价格比:成本在大量生产时也是一个重要的考虑因素。器件封装对芯片的成本也有影响。是否支持多处理器:在要求运算速度特别快的地方，可以应用多个处理器并行工作。这时，各个处理器的内部连接可能是一个重要的问题。AD公司的ADSP2116x提供特殊用途的硬件，有双向地址总线和数据总线，和六条双向总线相配合，很容易把多达六个处理器通过共同的外部总线连接成一个系统。性能价格比:成本在大量生产时也是一个重要的62图开放式多媒体应用平台--智能手机图开放式多媒体应用平台--智能手机63

DSP处理底部的1层协议栈，负责完成设置、分解、编码呼叫的具体工作。ARM内核处理2层和3层协议、无线电资源管理、移动和呼叫管理以及一小层附加软件以控制到该应用处理器的接口。

DSP处理底部的1层协议栈，负责完成设置、64

OMAP在一块硅片上无缝地集成了一个以ARM精简指令处理器(RISC)为核的软件子结构，以及一个高性能、超低功耗的TITMS320C55x系列数字信号处理器(DSP)，且为二者开辟了共享的存储结构，以方便数据交换，其能高效地处理多媒体信号，实时解码数据流。例如，处理MP3格式的音频流和MPEG4格式的视频、流，而消耗的功率比最好性能的RISC处理器还要小很多。在OMAP结构中，RISC处理器主要用来实现对整个系统的控制，包括运行操作系统、界面控制、网络控制和DSP数据处理的控制等;DSP子系统则主要用来实现各种煤体数据的高效处理，包括文本、音频、视频等。OMAP在一块硅片上无缝地集成了一个以ARM65OMAP硬件平台采用双核技术来提高操作系统的效率和优化多媒体代码的执行。实时性任务，像实时视频通信等由DSP完成，非实时性任务和系统控制工作，如界面交互等由ARM核完成。例如，使用者在进行视频通信的时候可以同时使用操作系统上的Word、Excel等应用软件，这样分别发挥了DSP和AMR核的优势。与传统只使用ARM核或者只使用DSP芯片的移动终端相比，OMAP成功地实现了性能与功耗的最佳组合。OMAP硬件平台采用双核技术来提高操作系统66OMAP™应用处理器自2005年11月随3G电话开始提供，其能在外接高清电视(HDTV)上显示VGA格式的压缩视频。第三代技术将集成最高性能的PentiumIIPC、SonyPlaystation游戏体验、1200万像素的数码相机以及HD便携式摄像机等多种功能，从而使手机实现从通信设备到个人娱乐设备的转变。

OMAP™应用处理器自2005年11月随3G67

为了满足不断扩大的中端无线市场对高级多媒体特性的日益增长的需求，TI提供了OMAP™解决方案平台。TI提供了各类芯片和软件产品以支持实时和高级操作系统以及范围广泛的开放源码社区。TI的无线系统专业技术涵盖了多个通信标准以及无线连接解决方案，其中包括WiLink™移动LAN

解决方案、NaviLink™GPS

和BluLink™Bluetooth™

解决方案。TI解决方案凭借创新的3D图像、高质量视频应用和高级用户界面提升了用户体验。

为了满足不断扩大的中端无线市场对高级多媒体特性的日益增长68IP视频电话是一款一体化台式电话，它消除了视频会议的复杂性并且允许在全球任何地方通过宽带IP连接拨打免费的面对面视频电话。

IP视频电话是一款一体化台式电话，69图IP视频电话

图IP视频电话70AsingleTIC64xTMgenerationofDSPscanexecutethefollowingfunctions:real-timeimagecaptureprocessing;compressionanddecompression;colorspaceconversionandreal-timedisplay;IPpacketizationonmultiplevideostreamssimultaneously.AsingleTIC64xTMgeneration713.2几种可能的解决方法

软件无线电需要大量的运算与目前硬件水平所能提供的运算资源之间存大矛盾。软件无线电对数字运算的要求包括实时性、准确性、运算能力、数据存储容量、数据吞吐率等。3.2几种可能的解决方法软件无线电需要大量的运算与目前硬72软件无线电的方案包括以下几种：数字信号处理器（DSP）；用户定制的ASIC；可由参数控制的硬件电路；可编程的逻辑芯片FPGA。软件无线电的方案包括以下几种：73表各类器件的比较性能类型功耗尺寸成本现场可编程性硅片演化技术工具高速DSP很高适中适中/高高容易部分ASIC适中大高无困难可用参数化硬件适中适中适中部分适中部分FPGA低小适中/低高容易不可用表各类器件的比较性能功耗尺寸成本现场可编程性硅片74§３.2.1一个基于低功率DSP的核心的软件无线电体系结构低功率的必要性？通常的软件无线电结构从使用领域讲可分为：基地台、机载移动台和手持移动台。基地台支持多业务和信道，而机载和手持移动台只能支持一两种业务，因采用电池供电，严格受的功耗限制。手持终端发展目标：低功耗，可扩展§３.2.1一个基于低功率DSP的核心的软件无线电体系结构75直接序列扩频系统直接序列扩频系统76图软件无线电宽带DSSS接收机处理需求的估计

直接序列扩频系统是扩频通信中应用最多、技术最成熟的一种频谱扩展方式。在直接序列扩频系统中,扩频序列性能的优劣在很大程度上决定了通信系统的多址干扰和符号间干扰的大小,从而直接影响到系统的性能。左边的六部分算法对运算需求量最大，其中宽带解扩与相关运算的运算量大，达6300MFLOPS,其它只需要几千MFLOPS的运算量。如此大的运算，只能用半定制的ASIC芯片定制，无法用DSP实现。图软件无线电宽带DSSS接收机处理需求的估计直接序列77直接序列扩频总的运算需求:12.78GFLOPS，而使用ASIC实现的部分是12.67GFLOPS，而由软件实现的部分:0.11GFLOPS，随着新的DSP的器件出现，DSP提供的运算量大大提高。专家预计，对于高宽带、高比特率的扩频通信已超出了5年可编程DSP的容量。

软件无线电的实质：以DSP为核心处理与控制器单元，ASIC技术实现通信算法预处理。直接序列扩频总的运算需求:12.78GFLOPS，而78使用DSP和ASIC相结合的方法实现软件无线电的目标可总结为：ADC，DAC应尽量可能靠近天线；用ASIC实现非常高速的、大运算量的处理需求，而ASIC是由DSP通过参数控制；由DSP实现尽可能多的功能。使用DSP和ASIC相结合的方法实现软件无79DSP应用软件无线电新趋势随着VLSI集成电路和制造技术的飞速发展，将DSP核心嵌入到ASIC中。DSP核心类拟于微处理器的可编程逻辑单元，它可设计成具有最高性能及最小芯片的功能。DSP核心作为控制单元和完成较低运算量的单元与ASIC配合使用。DSP应用软件无线电新趋势80对于软件无线电的应用而言，ASIC电路包括高速滤波器以及高运算量的调制解调器，还有数据的输入输出函数，可提供更大的处理能力、较小的门个数、较小的芯片面积和较低的功耗。将ASIC设计成由参数可控制的、这样就增加了ASIC的灵活性。对于软件无线电的应用而言，ASIC电路81参数可调ASIC应用在宽带DSSS中，脉冲成形函数是由ASIC实现的一个有限冲激函数，滤波系数存储RAM中，而RAM由DSP存取，那么DSP可通过改变RAM中系数的个数和内容来改变脉冲的形状，ASIC与DSP的结合可产生任意的脉冲形状。注意：滤波器阶数不能超过ASIC的最大阶数应用：可编程时钟定时恢复电路、电路传输安全性参数可调ASIC应用82图多用途调制解调芯片

多用途调制解调芯片－MMC

一个简单的ASIC芯片，其中包括以下部分：调制解调函数先进的功耗管理基于TI的TMS320C6X可编程的DSP核心图多用途调制解调芯片多用途调制解调芯片－MMC83MMC可编程完成的算法：窄带干扰抑制、数字到数字的转换、调制解调、军用传输安全特性、功率管理等，它、们可编程性是由DSP核心控制的ASIC电路完成的。MMC可编程完成的算法：84ASIC开发设计方法从算法的定义和描述开始；将所有的算法分解为共同的算法、在DSP算法和ASIC硬件实现的算法；对分解的算法进行功耗估计；迭代运算，找到最佳、次最佳的分解算法，最终功耗最小。ASIC开发设计方法85算法定义及规范最优/次最优共同的算法DSP处理量需求ASIC硬件（需要时）功率消耗计算图低功耗ASIC开发设计方法算法定义及规范最优/次最优共同的算法DSP处理ASIC硬件功86§３.2.2软件无线电中使用FPGA

过去，FPGA是作为ASIC设计的一个快速原型设计方法，是一个中部过程。在进行ASIC芯片设计之前，先用FPGA作为原型进行测试工，是一个中间过程。目前，将FPGA直接用于系统设计，可以减少需要ASIC的芯片个数。因为避免了小批量的生产和测试阶段，研发时间缩短，可以支持更多的标准。§３.2.2软件无线电中使用FPGA过去，FP871.什么是FPGA

FPGA是英文Field－ProgrammableGateArray的缩写，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为ASIC领域中的一种半定制电路而出现的，FPGA采用了逻辑单元阵列LCA(LogicCellArray)这样一个新概念，内部包括可配置逻辑模块CLB（ConfigurableLogicBlock）、输出输入模块IOB（InputOutputBlock）和内部连线(Interconnect)三个部分。

1.什么是FPGA88

FPGA如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由设计一个数字系统。通过软件仿真，我们可以事先验证设计的正确性。在PCB完成以后，还可以利用FPGA的在线修改能力，随时修改设计而不必改动硬件电路。使用FPGA来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。FPGA能完成任何数字器件的功能，上至高性能CPU,下至简单的74系列电路，都可以用FPGA来实现。

FPGA如同一张白纸或是一堆积木，工程师可以通89FPGA的基本特点主要有：采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。FPGA可做其它全定制或半定制ASIC电路的中试样片。FPGA内部有丰富的触发器和I／O引脚。FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。FPGA的基本特点主要有：90类别性能FPGADSP编程语言VHDL,VerilogC语言，汇编语言软件编程的难易程度相当简单。需对硬件有所了解简单性能非常快速度受限于DSP的时钟速度可重新配置能力SRAM类型的FPGA可以重新配置无穷多次通过改变程序存储器的内容实现重新分配重新配置方法使配置数据下载到芯片只需从不同的存储器读入数据表FPGA与DSP的比较类别FPGADSP编程语言VHDL,Verilog91

类别性能FPGADSPFPGA与DSP的优缺点FIR滤波器,IIR滤波器,相关运算,卷积运算,FFT等具有顺序特性的信号处理程序功率消耗相当简单。需对硬件有所了解简单乘加运算实现方法功率动态分配功能消耗不变MAC运算速度并行乘法器/加法器或者分布算法重复进行MAC操作并行性可以并行实现高性能串行处理（并行限芯片之间）类别FPGADSPFPGA与DSP的优缺点FI92２.FPGA的可重新配置能力

用户对FPGA的编程数据放在Flash芯片中，通过上电加载到FPGA中，对其进行初始化。因此FPGA在关电之前是完成固定的工作。最新的FPGA的部分和全部可以在它进行信号处理时重新配置。动部分重配置是将任务划分成更细粒度的功能模块，根据任务执行的阶段分别下载，动态地重配置相应的部分电路，而不需要重配置的部分不受影响，能够满足更大规模的计算需求。２.FPGA的可重新配置能力933.FPGA开发工具的限制

Quartus设计软件是业界唯一提供FPGA器件统一设计流程的设计工具，工程师又能够用Quartus软件评估器件的性能和功耗，相应地进行最大吞吐量设计。使FPGA成为产品时，就必须以电路的优化为目标，提高运算速度和降低功耗。在只有对FPGA内部结构深入理解的基础上，充分利用内部结构的特点，才能设计好的器件，须进行手工优化和手工布线。3.FPGA开发工具的限制944.FPGA解决方案使用FPGA可以充分利用FPGA电路的并行性，如使用并行算法或分布式算法，它的速度比DSP快。FPGA设计的滤波器的运算速度与滤波器的阶数无关，比较适合完成卷积、相关、FFT运算等。4.FPGA解决方案95§3.2.3虚拟无线电虚拟无线电提供了一种灵活的无线电体系结构,能实时地改变系统特性来适应增长的需求,所以在某种、程度上保证了期望的服务质量。通过面向对象编程、和对象代理等技术的实现、硬件和软件体系结构的、灵活性相配合,虚拟无线电能够对具有完全不同的空中接口和数据接口的网络进行无缝集成。虚拟无线电接收平台能利用软件来实现,降低了成本,提高了系统的灵活性。§3.2.3虚拟无线电虚拟无线电提供了一种灵活的无线961.虚拟无线电的特点从一般意义上来讲，采用通用工作站完成数字信号处理需要很高的成本，但使用工作站可以充分利用它所提供的资源，得到好处。

(1)实验性强在工作站上可以非常容易进行新算法的实验和新协议的开发，因为DSP的处理能力与工作站相比，存在差距，并且这个差距还将继续增大。

(2)快速的升级用户可以通过升级器件驱动程序，很容易对器件进行升级。1.虚拟无线电的特点97

(3)与其它应用的集成通常情况下，无线电器件提供的功能只是一个大应用的一部份，例如，无线电调解解调器。虚拟无线电将无线电和周围部份的界线变模糊，那样就可以改善系统功能并提供端到端的效率。

(4)可提供多种功能每种设备都只具有单一的功能，如电话、传真、寻呼等，通过软件下载达到目的。(3)与其它应用的集成98

(5)降低成本虚拟无线电鼓励器件共享硬件资源，这些器件甚至不是传统意义上的无线电，例：医学超声机器中的信号处理，共享后台终端。

(6)改进的功能以模块式软件完成所有信号处理，不仅允许动态分配信道位置和带宽，也允许动态配置每个信道的调制和编码方式，这样就保证不同种类的系统构造在一起。(5)降低成本99

(7)改进的计算效率与DSP上限制相比，由工作站强大的存储容量和强大的处理能力提供的灵活性，允许实现有效算法。将信号处理与高层次应用集成的能力提供了在系统进行优化的机会。在检测信道变化和系统特性上信号处理函数可以动态改变，以改进性能。(7)改进的计算效率100２.I/O接口现有工作站存在的问题：工作站缺乏一个支持所需数据率的高吞吐率的接口，需要开发专用的硬件。器件驱动程序和应用之间的通道不足，需要修改操作系统。

I/O体系结构中的两重要部份：GuPPI，它将模拟输入端和工作部的I/O物理连接在一起。对操作系统进行修改，提供用户对数据流的存取方法。２.I/O接口101

GuPPI实现了一个新的不同的分散/集中DMA方式，页流传输(streaming)。页流传输基本原理如下：结合CPU存储器的分段和分页管理机制,利用双向的FIFO传输结构。有机配合用户对GuPPI中断触发的处理，来实现数据流的高速传输。GuPPI有两个页地址,分别是输入地址和输出地址,这些物理地址和系统虚拟内存联系起来。

GuPPI实现了一个新的不同的分散/集中D1023.应用研究图虚拟无线电实现的蜂窝接收机原理图3.应用研究图虚拟无线电实现的蜂窝接收机原理图103软件处理步骤信道选择滤波器使用一个新的滤波器，它集成了原来的三步：搬移信号到基带、低通滤波、抽取；此步占计算总量的绝大部分。FM解调算法在一个算数信号中，语言信号携带在瞬时频率上，瞬时频率是复数信号的相位相对时间的导数。软件处理步骤104

调频（FM）

调频就是载波频率随调制信号成线性变化的一种调制方式。调频（FM）105令：将s(t)的表达式展开，带入u(t)化简，可得：

可以看出：令：106低通滤波和抽取低通抽取滤波器去掉高频部分，防止混叠。带通滤波滤除带外噪声。图软件实现的蜂窝接收机处理图低通滤波和抽取图软件实现的蜂窝接收机处理图107图专用硬件实现的数字下变频（DDC)图专用硬件实现的数字下变频（DDC)108软件DDC设计考虑在高采样率的地方将运算量最小化，并且尽可能的降低采样率。在滤波器设计中尽可能采用FIR，而不采用IIR滤波器。图软件实现的数字下变频（DDC)软件DDC设计考虑图软件实现的数字下变频（DDC)109软件无线电解调算法思想

软件无线电几乎所有的功能都靠软件来实现，解调也不例外。从理论上说，正交解调法可以对所有的样式进行解调，所以，在软件无线电中，选取了数字正交解调法。根据以上思想，我们可以构建一个通用模型，通过加载不同的软件来实现对所有信号的解调。软件无线电解调算法思想软件无线电几乎所有的功能都靠软件来实110LPFLPFNCO解调算法解调输出数字正交解调的通用模型LPFLPFNCO解解调输出数字正交解调的通用模型111

尽管调制的样式多种多样，但实质上不外乎用调制信号去控制载波的某一个或者几个参数。因此，一般的已调信号都可以表示成的形式：。通过对上式的分解，我们可以得到：

令：尽管调制的样式多种多样，但实质上不外乎用112软件实现DDC的过程

假设DDC接受的宽带采样信号,将其搬移到基带：

频率搬移后的基带信号通过一个低通滤波器：

软件实现DDC的过程113式(1)和(2)的结合可看出：式中：是合成后的滤波器系数。是原滤波器的系数乘以一个频率偏移因子。式(1)和(2)的结合可看出：114

虚拟软件无线电实现的好处不需要计算频率搬移之后和滤波之前的中间信号；只需要计算抽取后的那些样点，省掉了大量的无用运算；将硬件实现的方法中的三步（混频、滤波和摄取）结合到一起完成；实用工作站可以充分利用标准软件调试工具，快速完成软件的设计和开发。虚拟软件无线电实现的好处115虚拟无线电接口例案图1虚拟无线电的基本框图图虚拟无线电的基本框图

虚拟无线电I/O子系统主要由以下的两个部分组成:(1)模拟输入前端和工作站的I/O总线的物理连接:GuPPI(generalpurposePCII/O);(2)访问采样数据流的通道:低端数据处理程序(图中的操作系统扩展)虚拟无线电接口例案图1虚拟无线电的基本框图图虚拟无线电的116GuPPI设计图GuPPI的组成框图GuPPI设计图GuPPI的组成框图117

从图中可看出,GuPPI主要由S5933PCI主从控制器、高速FIFO缓冲区、可编程逻辑控制器组成。

S5933PCI控制器主要完成外部设备与主机的PCI局部总线进行对话的功能。S5933提供了三种接口:PCI局部总线接口、Add-On总线接口和非易失存储器接口。S5933内部有两组寄存器:配置寄存器和操作寄存器。S5933与Add-On端的传输可以采用三种通道:邮箱寄存器通道、FIFO通道和Pass-Thru通道。从图中可看出,GuPPI主要由S5933PCI主从控118

高速FIFO缓冲区作为第一级高速数据的缓冲,、来减轻S5933DMA通道的数据传输压力。可编程逻辑控制器主要起到了逻辑控制和波形生成的作用,可编程逻辑控制器的作用是非常灵活的,通过VHDL语言可以很容易地进行逻辑功能的再配置。高速FIFO缓冲区作为第一级高速数据的缓冲,、119该GuPPI实现方案中采用了一个新的DMA传输方式,页流传输(streaming)。页流传输的基本原理如下:结合CPU存储器的分段和分页管理机制,利用双向的FIFO传输结构,有机配合用户对GuPPI中断触发的处理,来实现数据流的高速传输。该GuPPI实现方案中采用了一个新的DMA传120低端数据处理程序的实现低端数据处理程序主要完成三个方面的功能:GuPPI卡的设备驱动程序、数据中断处理程序和低端程序与用户级应用程序的接口。因为PCI卡是即插即用的,而且Windows9x采用的是保护模式,因此,首先要对PCI卡进行系统资源的配置,接着对中断的虚拟化和进行连续物理内存区的分配。所有这些工作是Windows的虚拟机管理器和PCI卡的驱动程序所完成。低端数据处理程序的实现低端数据处理程序主要完成三个方面的121图读取数据的流程图图读取数据的流程图1223.3算法的并行处理问题

随着信号处理应用复杂度的不断增大，仅用一个处理器难以满足实时处理的速度要求时，不得不使用多个处理器来提高速度和增加存储空间，虽然这样做会增加系统的成本和体积。使用特殊的硬件结构来加速某特定的处理，是这种折衷的另一在种形式。但是设计这样的特殊结构不得不考虑以下几问题:1.如何确定该使用多少个处理器;2.如何将处理算法分解并分配给多个处理器;3.处理器之间如何进行数据通信，尤其是在处理器完全连接的情况下,如何进行数据通信。

3.3算法的并行处理问题随着信号处理应用复1233.3.1并行处理的概念并行性：可以同时运算或操作的特性；同时性：多个事物在同一时刻发生；并发性：两个或多个事物在同一时间间隔发生；粗粒度粒度：中粒度细粒度3.3.1并行处理的概念并行性：可以同时运算或操作的特性124从执行程序的角度分，并行性等级划分：作业或程序之间的并行性多个作业或多道程序之间并行执行；任务或过程之间的并行性多个任务或程序段之间的并行执行；指令之间的并行性多条指令在某一时刻或同一时间间隔内并行执行；指令内部的并行性一条指令内部各操作之间的并行执行；从执行程序的角度分，并行性等级划分：125

G小则粒度细，通信量大。G小则粒度细，通信量大。126作业或程序子程序、作业步或程序的有关部分过程、子程序、任务或协同程序非递归循环或可展开迭代指令或语句级1级2级3级4级5细粒度中粒度粗粒度并行性程度通信需求与调度开销指令数＜20指令数＜500指令数＜2000指令数＜10000指令数＞10000

并行性等级作业或程序子程序、作业步或程序的有关部分过程、子程序、任务或127

通过操作系统的进程管理，作业管理方法实现(单处理机）并行处理

作业或程序级的并行性，主要靠多处理机硬件实现（多处理机）

一个用户的作业可以分为多个任务，一个程序可以被分解为多个过程（即程序段）。通过操作系统的进程管理，作业管理128作业级和任务级的并行性粗粒度

作业级和任务级的并行性粗粒度指令级和指令内部的并行性细粒度为了实现任务指令级的并行性必须事先分析数据的相关性，没有相关性的数据才能执行。

第三章软件无线电的DSP技术ppt课件129

数据相关相关性控制相关资源相关

数据相关说明的是语句之间的有序关系，主要有流相关、反相关、输出相关、I／O相关和求知相关等，这种关系在程序运行前就可以通过分析程序确定下来。数据相关是一种偏序关系，程序中并不是每一对语句的成员都是相关联的。可以通过分析程序的数据相关，把程序中一些不存在相关性的指令并行地执行，以提高程序运行的速度。数据相关说明的是语句之间的有序关系，主要有流相关、反130

控制相关指的是语句执行次序在运行前不能确定的情况。它一般是由转移指令引起的，只有在程序执行到一定的语句时才能判断出语句的相关性。控制相关常使正在开发的并行性中止，为了开发更多的并行性，必须用编译技术克服控制相关。而资源相关则与系统进行的工作无关，而与并行事件利用整数部件、浮点部件、寄存器和存储区等共享资源时发生的冲突有关。控制相关指的是语句执行次序在运行前不能确定的情况。它131

在并行性开发时往往把程序划分成许多的程序段——颗粒。颗粒的规模也称为粒度。划分的粒度越细，各子系统间的通信时延也越低，并行性就越高，但系统开销也越大。因此，我们在进行程序组合优化的时候应该选择适当的粒度，并且把通讯时延尽可能放在程序段中进行，还可以通过软硬件适配和编译优化的手段来提高程序的并行度。

在并行性开发时往往把程序划分成许多的程132并行处理的技术途径时间重叠

在并行概念中引入时间因素，使多个处理过程在、时间上错开，轮流重叠使用同一套硬件、设备的不同部分；资源重复引入空间因素，通过重复设置硬件资源，如处理器或外围设备；资源共享侧重软件手段，开发并行性的并发性。让多个用户按一定的时间顺序轮流使用同一套资源，提高系统的整体性能；并行处理的技术途径1333.3.1用DSP实现多处理器并行Python/C6系统特点硬件

Intel公司奔腾处理器或者与之兼容的计算机系统，并要求32M的RAM和一个５V的PCI插槽；结构六门结构，可完成高速的数据交换，用来传输六个口之间的数据；3.3.1用DSP实现多处理器并行Python/C6系统134第三章软件无线电的DSP技术ppt课件135六门结构通道DSP口每个DSP有两个入口通道和一个出口通道，给定时间内可完成三组数据的传输；CAB口辅助总线有一个入口通道和一个出口通道，在给定的时间内，只有一个设备可成为源设备，数据可同时或串行发往多个目的地；PCI口一个入口通道和一个出口通道，与PCI总线只有一组数据传输；六门结构通道136C6x主机API

C6x主机API是一个动态链接库，用来控制板上的DSP。它提供了reset,load和与DSP交换信息等基本函数。这些操作通过直接将DSP存储区映射到主机上来执行，这样，DSP和主机都能共享DSP区域。C6x主机API

C6x主机API是一个动态链接库，用137C6x本地API

TI公司提出了基于DSP/BIOS的设备驱动模型,该模型分为两层:类驱动即与硬件不相关的层和微型驱动即与硬件相关的层。使用这种结构,应用程序只需调用类驱动的API函数,通过类驱动使用微型驱动,用微型驱动来控制外设。这种结构,将驱动程序合理分层,使得驱动程序模块化,可移植性、复用性大大增强。缩短了驱动程序的开发时间。C6x本地API138图类/微型驱动模型图类/微型驱动模型139

DSP/BIOS定义了三种类驱动：流输入输出模块(SIO),管道管理模块(PI0),通用输入输出模块(GIO)。其中,SIO和PI0分别需要使用适配器DIO和PIO来与微型驱动进行通信。SIO/DIO是基于流的I/O模型,使用异步方式来操作I/O,对于数据的读写、处理可以同时进行。DSP/BIOS定义了三种类驱动：流输入输出140DSP服务器

用C6x主机API为C6x提供应用，可完成对主机文件和存储器进行读写，并发送消息。DSP服务器141编程中需要注意的问题数据类型的选择采用C语言编程，效率高，编程简单、可读性好，也比较便于移值。注意问题：在编程时，int类型和long类型的长度是不一样，C6x的long类型是40bit长的。做乘法时，其输入数据尽可能使用short型；循环计数最好用int或unsignedint；

编程中需要注意的问题142(2)内存的分配SDRAM

比较适合存放大量的数据；SBSRAM可以用来存放程序的剩余部分；EDODRAM速度较慢，但可被板上任意的DSP访问，因此比较适合DSP间的通信或数据传输；内部存储区

速度最快的部分，通常用来存储程序的关键部分，例如存储函数；(2)内存的分配143(3)C编译优化器

它是分析器和代码产生器之间的一个独立的通道。之所以它是独立的，可用选用也可不用，它提供了几种层次的选择，它们控制了优化的类型和程度。用户可以根据自己的需要，选择合适的选项。(3)C编译优化器144(4)并行编程

流水线操作是指各条指令以机器周期为单位，相差一个时间周期而连续并行工作的情况。

操作原理：将指令分成几个子操作，每个子操作由不同的操作阶段完成。每隔一个机器周期，每个操作阶段可以进入一条新指令。在同一个机器周期内，在不同的操作阶段可以处理多条指令，相当于并行执行了多条指令。(4)并行编程145图并行的循环体执行示意图图并行的循环体执行示意图146

流水线操作是指各条指令以机器周期为单位，相差一个时间周期而连续并行工作的情况。

操作原理：将指令分成几个子操作，每个子操作由不同的操作阶段完成。每隔一个机器周期，每个操作阶段可以进入一条新指令。在同一个机器周期内，在不同的操作阶段可以处理多条指令，相当于并行执行了多条指令。流水线操作是指各条指令以机器周期为单位，相差一个时间147六个操作阶段:①预取指P;

②取指F;

③译码D;

④寻址A;

⑤

读数R;

⑥

执行X。

流水线结构:预取指P取指F译码D寻址A读数R执行X将PC中的内容加载PAB将读取到的指令字加载PB将PB的内容加载IR对IR的内容译码若需要，数据1读地址加载DAB若需要，数据2读地址加载CAB修