计算机组成题库

第一章一、 选择题冯•诺依曼机工作的基本方式的特点是 。A多指令流单数据流B按地址访问并顺序执行指令C堆栈操作D存贮器按内容选择地址完整的计算机应包括。A运算器、存储器、控制器；B外部设备和主机；C主机和实用程序；D配套的硬件设备和软件系统；计算机硬件能直接执行的只有。A.符号语言B机器语言 C汇编语言D机器语言和汇编语言二、 简答题冯•诺依曼计算机的特点是什么？1、 计算机由运算器、存储器、控制器、输入设备、输出设备五大设备组成。2、 指令和数据以相同地位存放于寄存器内，并能按地址寻访。3、 指令与数据均用二进制数表示。4、 指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数载存储器中的位置。5、 指令在存储器中安顺序存放。通常指令是是顺序执行的，在特定的条件下可以根据运算结果或根据指定的条件改变执行顺序。6、 机器以运算器为中心，输入输出设备与存储器间的数据传输通过运算器完成。三、名词解释CPU、机器字长、存储容量、MIPS、FLOPSCpu：中央处理器，控制器和运算器组成机器字长：指cpu一次能处理数据的位数，通常与cpu的寄存器的位数有关。存储容量：主存中存放二进制代码的位数，=存储单元个数x存储字长MIPS:万条指令每秒FLOPS:浮点运算次数每秒第三章一、选择题系统总线中控制线的功能是 。A提供主存、I/O接口设备的控制信号和响应信号B提供数据信息C提供时序信号D提供主存、I/O接口设备的响应信号系统总线地址总线的功能是。A选择主存单元地址；B选择进行信息传输的设备；C选择外存地址；D指定主存和I/O设备接口电路的地址；同步传输之所以比异步传输具有较高的传输频率是因为同步传输。A不需要应答信号；B总线长度较短；C用一个公共时钟信号进行同步；D各部件存取时间较为接近；采用串行接口进行七位ASCII码传送，带有1位奇偶校验位、1位起始位和1位停止位，当波特率为9600波特时，字符传送速率为。波特率是每秒钟传送的信息位的数量，每秒传送的字符数量是每传输一个字符用的时间的倒数数据包=7+1+1+1=10传送率=9600/10=960还可以写成1s/[(1/9600)*10]=960A.960 B.873 C.1371 D.480在32位总线系统中，若时钟频率为500MHZ，传送一个32位字需要5个时钟周期，则该总线系统的数据传输速率为MB/S。(传输速率=总线宽度/总线周期=总线宽度*总线频率总线周期=时钟周期*数据长度=数据长度/时钟频率总线频率=1/总线周期)解：根据总线的时钟频率为500MHZ1个时钟周期为1/500MHZ=0.002us总线周期为0.002us*5=0.01us【总线周期通常指的是CPU完成一次访问MEM或I/O端口操作所需要的时间。一个总线周期由几个时钟周期组成。】由于总线的宽度为32位=4b(字节)因此总线的数据传输率为4b/(0.01us)=400MBps传送32的频率为500MHZ/5=100MHZ100MHZ*4b=400M^^^^^^^B每秒传送100个4b的数据包A200B400C600 D800、填空题在计算机系统中，多个系统部件之间信息传送的公共通路称为A.」总线。就其所传送信息的性质而言，公共通路上传送的信息包括数据、B.—主存单元的地址、C.」各种控制信号」信息。总线控制主要包括—总线判优]控制和」总线通讯控制。三、 简答题总线的异步通信和同步通信的特点和区别？同步通信：通讯双方由同一时标控制数据传输，有公共的时钟，总线上的所有设备按统一的时序，统一的传输周期进行信息传输，通讯双方按约定好的时序联络异步通信：允许各模块速度不一致，采用应答式通讯，具体联络方式有不,锁，半,锁，全,锁三种。♦,锁方式通信双方没有相■制约的关系；半,锁方式通讯双方有简单的制约关系，全,锁式方式通讯双方有完全的制约关系。2集中式仲裁有几种方式？画出各方式的逻辑图。集中式仲裁又名判优控制有三种方式：1、 链式查询2、 计数器定时查询3、 独立请求3、 为什么要设立总线仲裁机构？系统中多个设备或模块可能同时申请对总线的使用权，为避免产生总线冲突，需由总线仲裁机构合理地控制和管理系统中需要占用总线的申请者，在多个申请者同时提出总线请求时，必须以一定的优先算法仲裁哪个应获得对总线的使用权系统总线分为几类？它们各有什么作用？按传输的信息不同可分为三种：数据总线用来传输各功能部件直接按的数据的，地址总线用来指定总线上的数据源或目的数据在主存单元上的地址或I/O设备的地址。控制总线用来发出各种控制信号的传输线。四、 计算题见例3.1在32位总线系统中，若时钟频率为100MHZ，传送一个32位字需要4个时钟周期，则该总线系统的数据传输速率为多少，提高一倍传输效率的措施解：根据总线的时钟频率为100MHZ1个时钟周期为1/100MHZ=0.01us总线周期为0.01us*4=0.04us由于总线的宽度为32位=4b(,节)因此总线的数据传输率为4b/(0.04us)=100MBps不改变总线时钟周期，提高数据宽度为64位不改变数据宽度，总线时钟频率提高为200MHz例3.2、采用串行接口进行七位ASCII码传送，带有1位奇偶校验位、1位起始位和1位停止位，当波特率为9600波特时，字符传送速率为例3.3第四章一、选择计算机系统中的存贮器系统是指。ARAM存贮器BROM存贮器C主存贮器Dcache、主存贮器和外存贮器存储单兀是指。A存放一个二进制信息位的存贮元B存放一个机器字的所有存贮元集合C存放一个字节的所有存贮元集合D存放两个字节的所有存贮元集合；某一RAM芯片，其容量为512X8位，包括电源和接地端，该芯片引出线的最小数目应是 。512=2^98+1+1=10 9+10=19A23B25C50 D19某SRAM芯片，存储容量为64KX16位，该芯片的地址线和数据线数目为。64k=2人6*2人10=2人1616位16A64，16B16，64C64，8D16，16。某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是Kb是一千个比特（bit）,KB是一千个字节（byte）,一个bite包含8个bit,所以同样的KB等于8个等量的Kb,MB和Mb同理若按半字就是16位了4MB=32Mb也就是说这个存储器能存放的位是32Mb 现在一个地址就是16b显然32/16=2MA4MBB2MBC2MD1M某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是 。A.1MB.4MBC.4MD.1MB某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是 64*4/16=32A.64KB.32KC.64KBD.32KB主存储器是计算机系统的记忆设备，它主要用来。A存放数据B存放程序 C存放数据和程序D存放微程序微型计算机系统中，操作系统保存在硬盘上，其主存储器应该采用。ARAMBROMCRAM和ROMDCCP某SRAM芯片，其容量为512X8位，包括电源端和接地端，该芯片引出线的最小数目应为。512=2A98+1+1=10 9+10=19A23B25C50D19EPROM是指。A.读写存储器B.只读存储器C.闪速存储器D.可擦除可编程只读存储器以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是 。ADRAM（动态Ram）BSRAM（StaticRAM静态RAM）C闪速存储器DEPROMDram集成度高，封装尺寸小，功耗小，价格便宜，SRAM速度是dram的8〜16倍SRAM>DRAM>闪速存储器〉EPROM下面常见的只读存储器中，只能有生产厂家在生产芯片的过程中写入，用户无法修改。A.只读ROM B.PROM（用户一次编程）CEPROM（用户可擦除编程）DEEPROM（电气方法擦出重写EPROM）14.动态RAM是指.。A工作时存储内容变化 B工作中需动态地改变访问地址C每隔一定时间要对存储内容进行刷新D每次读出后都需要根据原内容重写一遍多体并行交叉存贮器（低位交叉编址）实质上是一种—模块式_存贮器，它能—并行—执行—多个—独立的读写操作。A模块式，并行，多个 B模块式串行，多个C整体式，并行，一个 D整体式，串行，多个16.主存贮器和CPU之间增加cache的目的是 。A解决CPU和主存之间的速度匹配问题B扩大主存贮器容量C扩大CPU中通用寄存器的数量D既扩大主存贮器容量，又扩大CPU中通用寄存器的数量cache用于存放主存数据的部分拷贝，主存单元地址与cache单元地址之间的转换工作由完成。A硬件B软件C用户D程序员相联存贮器是按进行寻址的存贮器。A地址方式B堆栈方式C内容指定方式D地址方式与堆栈方式多总线结构的计算机系统，采用A方法，对提高系统的吞吐率最有效。A多端口存贮器 B提高主存的速度；C交叉编址多模块存贮器； D高速缓冲存贮器cache存储器的内容应该与主存储器的相应单元内容。A保持一致 B可以不一致 C无关D有关cache存储器的速度应该比从主存储器取数的速度。A快B稍快C相同D慢21cache存储器的内容是 调入的。A操作系统B执行程序时逐步C指令系统设置的专用指令D软件采用虚拟存贮器的主要目的是 。A提高主存贮器的存取速度；B扩大主存贮器的存贮空间，并能进行自动管理和调度；C提高外存贮器的存取速度；D扩大外存贮器的存贮空间；常用的虚拟存储系统由两级存储器组成，其中辅存是大容量的磁表面存储器。A.cache—主存8.主存一辅存 C.cache—辅存D.通用寄存器一主存虚拟存储器的逻辑地址位数比物理地址 。A多B少C相等D不一定二、填空题：对存储器的要求是A._速度 ，B._容量 ，C.—每位价格 。为了解决这三方面的矛盾计算机采用多级存储体系结构。主存储器是计算机系统中的记忆设备，它主要用来存放_参与运行的程序和数据。相联存储器不按地址而是按A.__内容—访问的存储器，在cache中用来存放B._行地址表_，在虚拟存储器中用来存放C.—页表和块表_。Cache是一种A.—高速缓冲存储器，是为了解决CPU和主存之间B.__速度不匹配而采用的一项重要硬件技术。三、简答题1、 存储器的分类有哪些？列举出存储器的层次结构。主存存储，辅助存储器，缓存，闪速存储器缓存-----主存-------辅存什么是刷新？DRAM为什么要刷新？列举刷新的几种方式，各自的优缺点。由于DRAM靠电容上的电荷表示0和1但是电荷只能维持1-2us，而且存储单元被访问是是随机的，如果长时间没有被访问，原信息可能会消失，所以必须在2us秒内对其所有存储单元恢复一次原状态，才能保证正数据不丢失。刷新的方式:集中刷新，刷新时停止读写，分散刷新，对每行存数单元的刷新分散到每个存取周期内完成，不用停止读写，周期长，降低整个系统的速度异步刷新，集中刷新和分散刷新的结合。什么是CACHE，它和主存的关系是？其工作过程？为了缓解主存与CPU的速度差异，在主存与CPU之间的比主存速度更快，容量更小的高速缓冲存储器。映射主存的地址什么是虚拟存储器，采用虚拟存储器技术解决什么问题？3.程序访问的局部性原理是什么？四、计算题1、CPU执行一段程序时，cache完成存取的次数为5000次，主存完成存取的次数为200次。已知cache存取周期为40ns，主存存取周期为160ns。求：1.Cache命中率H命中率■命中次数/读取次数■命中次数/命中次数+为命中次数（访问主存次数）H=5000/（5000+200）=96%;Cache/主存系统的访问效率e。e=0.96*4.us/0.96*40us+0.04*160us=85.7%平均访问时间Ta。Ta=0.96*40us+0.04*160us=44.8us（可参考例4.7）2、一个容量为16KX32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需多少片？1KX4位、2KX8位、4KX4位、16KX1位、4KX8位、8KX8位16K=2A14,所以地址总线14数据总线为321KX4位16*8=1282KX8位8*4=324KX4位4*8=3216KX1位1*32=324KX8位4*4=168KX8位2*4=83、已知某字符的编码为-0100101,11若最高位增加一个偶校验位，则其编码是|什么?五、 设计题用16KX1位的DRAM芯片构成存储器。要求：构成64KX1位的存储器，画出该芯片组成的存储器逻辑框图。构成16KX8位的存储器，画出该芯片组成的存储器逻辑框图。六、 作业题4.144.394.41第5章输入输出系统一选择题微型机系统中，主机和高速硬盘进行数据交换一般采用方式。A.程序查询 B.程序中断C. DMA主机与设备传送数据时，采用，主机与设备是串行工作。A.程序查询方式B.中断方式 C.DMA方式主机与I/O设备传送数据时，采用，CPU的效率最高。A.程序查询方式 B.中断方式C. DMA方式中断发生时，程序计数器内容的保护和更新，是由完成的。A.硬件自动 B.进栈指令和转移指令 C.访存指令中断向量地址是。A.子程序入口地址B中断服务程序入口地址|中断服务程序入口地址的地址采用DMA方式传送数据时，每传送一个数据要占用的时间。A.一个指令周期B一个机器周期C一个存储周期I/O编址方式通常可分统一编址和不统一编址，。A统一编址就是将I/O地址看做是存储器地址的一部分，可用专门的I/O指令对设备进行访问B不统一编址是指I/O地址和存储器地址是分开的，所有对I/O访问必须有专门的I/O指令C统一编址是指I/O地址和存储器地址是分开的，所以可用访存指令实现CPU对设备的访问计算机的外部设备是指。A磁盘机B输入输出设备 C电源及空调设备I/O采用统一编址时，进行输入输出操作的指令是。A控制指令B访存指令C输入输出指令I/O采用不统一编址时，进行输入输出操作的指令是。A控制指令B访存指令C输入输出指令中断服务程序的最后一条指令是。A转移指令B出栈指令C中断返回指令12DMA方式的接口电路中有程序中断部件，其作用是。A实现数据传送B向CPU提出总线使用权C向CPU提出传输结束13.键盘、鼠标、显示器、打印机属于设备。A机一机通信 B计算机信息存储C人机交互二・填空题I/O接口电路通常具有选址功能、传输命令功能、传输数据功能和反应I/O设备工作状态功能。I/O的编址方式可分为不统一编址和统一编址两大类，前者需有独立的I/O指令，后者可通过访存指令和设备交换信息。I/O和CPU之间不论是采用串行传送还是并行传送，它们之间的联络方式（定时方式）可分为立即响应、异步定时、同步定时三种一次中断处理过程大致可分为中断请求、中断判优、中断响应、中断服务和中断返回等五个阶段。在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止CPU访问主存、周期挪用和DMA和CPU交替访问。单重中断的中断服务程序的执行顺序为保护现场、设备服务、恢复现场、开中断和中断返回。多重中断的中断服务程序的执行顺序为保护现场、开中断、设备服务、恢复现场和中断返回。8I/O与主机交换信息的方式中，程序查询方式设备与CPU串行工作，而且传送与主程序串行工作；程序中断方式传送与主程序也是串行工作，但设备与CPU并行工作，DMA方式设备与CPU不仅并行工作，而且传送与主程序也是并行工作的。三.问答题为什么外围设备要通过接口与CPU相连？接口有哪些功能？一台设备通常配有多台外设，他们各自有设备编号(地址)通过接口可实现对设备的选择。I/O设备的种类繁多，速度不一，与CPU速度可能相差很大，通过接口可实现数据缓冲，达到速度匹配。I/O设备可能穿行传输数据，而CPU通常并行传送，通过接口实现串并格式的转换。I/O设备的入/出电平可能与CPU的入/出电平不同，通过接口可以实现电平转换。CPU启动I/O设备工作，要想外设发出各种控制信号，接口可以传送控制命令。I/O设备需将工作状态报告给CPU通过接口可以可监视设备的工作状态，并保存状态信息，供CPU查询。归纳起来：选址功能，传输命令功能，传输数据功能，反应设备工作状态功能。一般小型或微型机中，I/O与主机交换信息有几种方式？各有何特点？哪种方式CPU效率最高？有三种：程序查询方式，主机与I/O设备串行程序中断方式，DMA方式。DMA方式中的中断请求和程序中断方式中的中断请求有何区别？在什么条件和什么时间，CPU可以响应I/O的中断请求？另外有教材课后习题：第212-213页：5.1，5.2，5.3,5.14,5.15,5.23,5.29,5.33第6章计算机的运算方法选择题设存储器位数为8位，机器数采用补码形式（含1位符号位）。对应于十进制数-27，寄存器内容为。源码：1,0011011反码：1,1100100补码：1,1100101=2人8+2人7+2人6+2人3+2^0=128+64+32+4+1=229=E5[xk=2A（n+1）+x=2N7+1）-27=229 =E5A27HB9BHCE5H对真值0表示形式唯一的机器数是。A原码B.补码和移码 C反码D以上都不对某机字长8位，采用补码形式（其中1位为符号位），则机器数所能表示的范围是。A-127〜+127 B-128〜+128 C-128〜+12716位长的浮点数，其中阶码7位(含1位阶符)，尾数9位(含1位数符)，当浮点数采用底码表示时，所能表示的数的范围是D；当采用补码表示时，所能表示的数的范围是。A-264〜264(1-2-8) B-263〜263(1-2-8)C-263〜263(1-2-9)D-263(1-2-8)〜263(1-2-8)[x]补=1.000„0，它代表的真值是。A-0([-0]=2+(-0)=10.000-0.000=0.000)B-1([-1]=2+(-1)=1.00)C+1([1]=21+1-1.00)补设[x]=1.x1x2x3x4，当满足下列时，x>1成立。原 1234 2Ax1必为0，x2〜x4至少有一个为1Bx1必为0，x2〜x4任意Cx1必为1，x2〜x4任意设x为整数，[x]反=1,1111,对应的真值是。A-15B-1 C-0在整数定点机中，机器数采用补码，双符号位，若它的十六进制表示为C0H，则它对应的真值是。A-1 B+3C-64若9BH表示移码(含1位符号位)，其对应的十进制数是。9BH=9*16+11=10011011移码1为正移码与补码，符号位取反A27B-27C-101D101设寄存器内容为10000000，若它等于0，则为。A原码B补码C反码D移码大部分计算机内的减法是用实现。A将被减数加到减数中 B从被减数中减去减数C补数的相加 D从减数中减去被减数在浮点机中，判断原码规格化形式的原则是。A尾数的符号位与第一数位不同B尾数的第一数位为1，数符任意C尾数的符号位与第一数位相同 D阶符与数符不同在浮点机中，判断补码规格化形式的原则是。A尾数的第一数位为1，数符任意 B尾数的符号位与第一数位相同C尾数的符号位与第一数位不同 D阶符与数符不同设机器数字长8位（含1位符号位），若机器数BAH为原码，则算术左移一位得，算术右移一位得。BAH=10111010无符号数00111010左移01110100原码11110100=F4H右移00011101原码10011101=9DHAF4H;EDHBB4H;6DHCF4H;9DHDB5H;EDH运算器由许多部件组成，其核心部分是。A数据总线B算术逻辑运算单元C累加寄存器 D多路开关设机器数字长为16位（含1位符号位），若用补码表示定点小数，则最大正（小）数为。A1-215B1-2-15 C215-1 D215计算机中表示地址时，米用。A原码B补码C反码D无符号数浮点数的表示范围和精度取决于。A阶码的位数和尾数的机器数形式B阶码的机器数形式和尾数的位数C阶码的位数和尾数的位数 D阶码的机器数形式和尾数的机器数形式在运算器中不包含。A状态寄存器B数据总线CALUD地址寄存器在定点补码运算器中，若采用双符号位，当时表示结果溢出。A双符号位相同B双符号位不同C两个正数相加 D两个负数相加在浮点数加减法的对阶过程中，。A将被加（减）数的阶码向加（减）数的阶码看齐B将加（减）数的阶码向被加（减）数的阶码看齐C将较大的阶码向较小的阶码看齐D将较小的阶码向较大的阶码看齐在浮点数中，当数的绝对值太大，以至于超过所能表示的数据时，称为浮点数的。A正上溢B上溢C正溢D正下溢二・填空题机器数为补码，字长16位（含1位符号位），用十六进制写出对应于整数定点机的最大正数补码是7FFFH，最小负数补码是8000H。如果按原码编码可以覆盖-32767~32767［1111111111111111~0111111111111111］而用补码编码只覆盖到［1000000000000001~0111111111111111］其中［1000000000000000］补用不到于是规定了用它表示最小值-32768某整数定点机，字长8位（含1位符号位），当机器数分别采用原码、补码、反码及无符号数时，其对应的真值范围分别为-127~+127、-128~+127、-127~+127和0~255（均用十进制表示）。在整数定点机中，采用1位符号位，若寄存器内容为10000000，当它分别表示为原码、补码、反码及无符号数时，其对应的真值范围分别为、、、和（均用十进制表示）。采用浮点表示时，若尾数为规格化形式，则浮点数的表示范围取决于的位数，精度取决于的位数，确定浮点数的正负。一个浮点数，当其尾数右移时，欲使其值不变，阶码必须。尾数右移一位，阶码。若［x］反=1.0101011，则［-x］补=。最少需用位二进制数就能表示任一四位长的十进制无符号整数。正数原码算术移位时，位不变，空位补。负数原码算术移位时，位不变，空位补。正数补码算术移位时，位不变，空位补。负数补码算术左移时，位不变，低位补。负数补码算术右移时，位不变，高位补。正数原码左移时，位不变，高位丢1，结果，右移时低位丢，结果引起误差。负数原码左移时，位不变，高位丢1,结果，右移时低位丢，结果正确。11.在补码一位乘法中，设［x］补为被乘数，［y］补为乘数，若ynyn+1（yn+1为低位）=。。，应执行操作，若ynyn+1=01，应执行操作，若ynyn+1=1。，应执行操作，若ynyn+1=11，应执行操作。若机器数字长为16位（不包括符号位），则补码乘法需做次操作，最多需做次操作。三.计算题1、 将十进制数20.5转换成16位浮点数的二进制格式来存储，其中阶码5位（含1位阶符），尾数11位（含1位数符）。2、已知x=-0.01111，y=+0.11001，求［x］，［-x］，［y］，［-y］，x+y=?，x—=?补 补 补 补3、 已知［X］补=11101011,［Y］补=01001010，则［X-Y］补？并判断是否溢出？4、 已知X=0.1011,Y=0.1101，用加减交替法求［X/Y］原？5、 已知二进制数x=-0.11111,y=0.10111，求［x•y］原并还原成真值。6、 设浮点数x=2010X0.110101,y=2i00X（-0.101010）,若阶码取3位，尾数取6位（均不包括符号位），按补码运算步骤计算x+y第七章指令系统（重点7.3）一、选择题指令系统采用不同寻找方式的目的是。A、降低指令译码难度 B、缩短指令字长，扩大寻址空间，提高编程灵活性C、实现程序的控制 D、提高访存速度零地址运算指令在指令格式中不给出操作数地址，它的操作数来自。A、立即数和栈顶 B、暂存器C、栈顶和次栈顶 D、内存一地址指令中，为完成两个数的算术运算，除地址译码指明的一个操作数外，另一个数常采用。A、堆栈寻址方式 B、立即寻址方式C、隐含寻址方式 D、直接寻址方式二地址指令中，操作数的物理位置可安排在。A、两个内存单元 B、两个寄存器C、一个主存单元和一个寄存器D、栈顶和次栈顶操作数在寄存器中的寻址方式中，操作数在。A、直接 B、寄存器直接C、寄存器间接 D、立即寻址寄存器间接寻址方式中，操作数在中。A、通用寄存器 B、堆栈C、主存单元 D、指令中变址寻址方式中，操作数的有效地址是。A、基址寄存器内容加上形式地址(位移量)B、程序计数器内容加上形式地址C、变址寄存器内容加上形式地址基址寻址方式中，操作数的有效地址是。A、基址寄存器内容加上形式地址(位移量)B、程序计数器内容加上形式地址C、变址寄存器内容加上形式地址采用基址寻址可扩大寻址方位，且。基址寄存器内容由操作系统确定，在程序执行过程不可变基址寄存器内容由操作系统确定，在程序执行过程可变基址寄存器内容由用户确定，在程序执行过程不可变基址寄存器内容由用户确定，在程序执行过程可变采用变址寻址可扩大寻址范围，且。变址寄存器内容由操作系统确定，在程序执行过程不可变变址寄存器内容由操作系统确定，在程序执行过程可变变址寄存器内容由用户确定，在程序执行过程不可变变址寄存器内容由用户确定，在程序执行过程可变变址寻址和基址寻址的有效地址形成方式相似，但是。A、 变址寄存器的内容在程序执行过程中是不可变的B、 在程序执行过程中，变址寄存器、基址寄存器和内容都是可变的C、 在程序执行过程中，基址寄存器的内容不可变，变址寄存器中的内容可变堆栈寻址方式中，设A为累加器，SP为堆栈指示器，M(SP)为SP指示的栈顶单元，如果进栈操作的动作顺序为(A)-M(SP),(SP)-1-SP，那么出栈操作的动作顺序应为A、M(SP)—A，(SP)+1—SP B、(SP)+1—SP，M(SP)—AC、(SP)-1—SP，M(SP)—A14、程序控制类指令的功能是 。A.进行算术运算和逻辑运算 B.进行主存与CPU之间的数据传送C.进行CPU和I/O设备之间的数据传送D.改变程序执行的顺序15、 设相对寻址的转移指令占两个字节，第一字节是操作码，第二字节是相对位移量(可正可负)，则转移的地址范围是。A、 255 B、256 C、25416、 直接、间接、立即三种寻址方式指令的执行速度，由快到慢的顺序是。A、直接、立即、间接 B、直接、间接、立即C、立即、直接、间接17、 设机器字长为16位，存储器按字编址，对于单字长指令而言，读取该指令后，PC值自动加。A、1 B、2 C、418、 设计器字长为16位，存储器按字节编址，CPU读取一个单字长指令后，PC值自动加A、1B、2C、419、 设机器字长为16位，存储器按字节编址，设PC当前值为1000H,当读取一条双字长指令后，PC值为。A、1000HB、1002H C、1004H在一地址指令中，下列是正确的.A、 仅有一个操作数，其地址由指令地址码提供B、 可能有一个操作数，也可能有两个操作数C、 一定有两个操作数，另外一个是隐含的21（多选择）下列寻址方式中，能反映RISC的特征。A、丰富的寻址方式B、指令采用流水方式C、控制器采用微程序设计D、 只有LOAD/STORE指令访问存储器E、难以用优化编译生成高效的目标代码F、 配置了多个通用寄存器22、下列叙述中，能反映CISC的特征（多选）。A、丰富的寻址方式B、控制器采用组合逻辑C、指令字长固定D、各种指令都可以访存E、 大多数指令需要多个时钟周期才能执行完成F、只有LOAD/STORE指令可以访存G、 采用优化编译技术二、 填空题1、 立即寻址的指令其地址字段指出的不是操作数的地址，而是操作数的本身。2、 设D为指令字中的形式地址，D=FCH,（D）=40172,如果采用直接寻址法女歌手，有效地址为FCH。参与运算的操作数是40712。如果采用立即寻址，参与操作的操作数是FCH。3、 RISC的中文含义是精简指令系统计算机°CISC的中文含义是复杂指令系统计算机。4、 寄存器间接寻址时，指令地址码部分出现的为。三、 设计题本章的设计题出一地址指令，不出二地址指令。1、某机的存储器容量为64K*16,该机的访存指令格式如下：其中M为寻址模式，00为直接寻址，01为基址寻址，10为相对寻址，11为立即寻址；I为间址寻址（I=1为间址）；X为变址寻址（X=1变址）。OPMIXA0-34-5678-15设PC为程序计数器，Rx为变址寄存器，Rb为基址寄存器，试问：（1） 该指令能定义多少种操作？（2） 立即寻址操作数的范围。（3） 在非间址情况下，除立即寻址外，写出每种寻址方式计算有效地址的表达式。（4） 设基址寄存器为14位，则指令的寻址范围是？（5） 间接寻址时，寻址范围是？某微机指令格式如下所示：

格式中D为位移量，X为寻址方式特征值：X=00,直接寻址；X=01,用变址寄存器R1进行变址X=10,用变址寄存器R2进行变址X=11,相对寻址设（PC）=1234H，（R1）=0037H,（R2）=1122H,（.H代表十六进制数），请确定如下指令的有效地址：（1）4420H （2）2244H （3）1322H （4）3521H （5）6723H下表刊出Pentium的寻址方式有效地址E算法，请在第2列中填写寻址方式名称。序号寻址方式名称有效地址E算法说明（1）操作数在指令中（2）操作数在某个寄存器内，指令给出寄存器编号(3)E=(R)R为寄存器编号（4）E=DDisp为偏移量（5）E=(B)+DB为基址寄存器（6）E=(I)+DI为变址寄存器，（7）指令地址=（PC）+DPC为程序计数器或当前指令指针寄存器四、书本习题要求1、 作业题7.37.87.21例题7.17.27.3第八、九、十章一、选择题在CPU中跟踪指令后继地址的寄存器是A.主存地址寄存器 B程序计数器C指令寄存器 D状态条件寄存器以下关于CPU的叙述，错误的是。ACPU产生每条指令的操作信号并将操作信号送往相应的部件进行控制BPC除了存放指令地址，也可以临时存储算术/逻辑运算结果CCPU中的控制器决定计算机运行过程的自动化D指令译码器是CPU控制器中的部件在取指令操作完成之后，PC中存放的是。A下一条实际执行的指令地址B当前指令地址C下一条顺序执行的指令地址D对于微程序控制的计算机，存放的是该条指令的微程序入口地址指令周期是指。ACPU从主存取出一条指令的时间；BCPU执行一条指令的时间；CCPU从主存取出一条指令加上CPU执行这条指令的时间；D时钟周期时间下列说法正确的是。A指令周期等于机器周期B指令周期小于机器周期C指令周期大于等于机器周期D指令周期是机器周期的两倍操作控制器的功能是。A.产生时序信号 B.从主存取出一条指令C.完成指令操作的译码D.从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令以下叙述中正确描述的句子是：。A同一个CPU周期中，可以并行执行的微操作叫相容性微操作B同一个CPU周期中，不可以并行执行的微操作叫相容性微操作C同一个CPU周期中，可以并行执行的微操作叫相斥性微操作D同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作微程序控制器中，机器指令与微指令的关系是 。每一条机器指令由一条微指令来执行每一条机器指令由一段微指令编写的微程序来解释执行每一条机器指令组