门电路和基本逻辑门mm课件

2.1半导体二极管和三极管的开关特性2.2分立元件的门电路2.3TTL集成逻辑门2.4MOS集成逻辑门2.5集成逻辑门使用中的实际问题第2章门电路和集成逻辑门学习要点理解二极管、三极管、MOS管的开关特性；了解分立元件基本逻辑门的结构组成；重点理解分立元件的TTL与非门、OC门、三态门的工作原理。理解TTL逻辑门、CMOS逻辑门的工作原理，重点掌握其外部特性；熟悉74LS00、74LS20等集成逻辑门的管脚排列及功能测试方法。2023/7/22教学内容2.1半导体二极管和三极管的开关特性理想开关的开关特性静态特性2023/7/22ASK理想开关理想开关断开时，无论UAK在多大范围内变化，其等效电ROFF=∞，通过理想开关S的电流IOFF=0。理想开关闭合时，无论流通其中的电流在多大范围内变化，其等效电阻RON=0，电压UAK=0。IOFF=0UAK+-2023/7/22教学内容2.1半导体二极管和三极管的开关特性理想开关的开关特性动态特性ASK理想开关开通时间tON=0，即理想开关S由断开状态转换到闭合状态不需要时间，可以瞬间完成。关断时间tOFF=0，即理想开关S由闭合状态转换到断开状态也不需要时间，可以瞬间完成。tON=0tOFF=02023/7/22理想开关S显然在客观世界中不存在。常见的机械开关、继电器、接触器等，在一定电压和电流的范围内，静态特性与理想开关十分接近，但动态特性较差，根本满足不了数字电路一秒钟开关几百万次乃至数千万次的需要。而由二极管、三极管构成的电子开关，其静态特性不如机械开关，但它们的动态特性却是机械开关无法比拟的，因此广泛应用于数字电路中。2023/7/22半导体二极管的开关特性利用二极管“正向导通、反向阻断”的单向导电性，在数字电路中常用做电子开关使用。电子开关的“通”态用数字“1”表示，“断”态用数字“0”表示。显然，电子开关的通、断状态在数字电路中属于二值的逻辑变量。二极管的静态特性（1）正向特性当电路的输入电压为低电平，且VCC-ui大于二极管的导通压降UT时，二极管正向导通。由于二极管导通时正向电阻很小，因此正向电流急剧增长，此时的VD相当于具有压降UT的闭合电子开关。二极管开关电路2023/7/22半导体二极管的开关特性二极管的静态特性（2）反向特性当二极管开关电路的输入电压为高电平，即VCC-ui<UT时，二极管反向偏置呈截止状态。截止状态下二极管呈现很大的电阻，电流基本不能通过约等于0，此时二极管相当一个断开的电子开关。二极管开关电路工程实际中，通常在二极管开关电路中串接一只限电阻R，以防止电流突然增大时造成二极管烧坏。半导体二极管的动态特性开通时间动态特性，指二极管在导通与截止两种状态转换过程中的特性。二极管正偏导通时呈现的电阻很小，正向导通电流几乎立即达到最大值。因此正向导通时间一般可忽略不计。

二极管两端脉冲电压0ut0it

开通时间极短！动态波形tS反向恢复时间二极管从正向导通到反向截止所需要的时间称为反向恢复时间。当二极管突然由正向偏置变为反向偏置时，开始时空间电荷区依然很窄，二极管电阻仍很小，所以反向电流很大，经过一定的时间tS后，PN结两侧存储的载流子显著减少，空间电荷区逐渐变宽，反向电流慢慢减小至反向饱和电流时，二极管截止。2023/7/220ut0it开关时间tS开关时间开通时间和反向恢复时间二者之和称为二极管的开关时间。因反向恢复时间远大于正向导通所需要的时间，故在开关二极管的使用参数上往往只给出反向恢复时间来作为二极管的开关时间。二极管的反向恢复时间限制了二极管的开关速度。但是在实际应用中，开关二极管的开关速度是相当快的，硅开关二极管的反向恢复时间只有几纳秒，即使是锗开关二极管，也不过几百纳秒。

2023/7/22双极型晶体管的开关特性模拟电路中，晶体管是放大电路的核心元件必须工作在放大区；数字电路中，晶体管作为开关元件则主要工作在饱和区和截止区：晶体管处于饱和状态时，相当于一个闭合的电子开关，晶体管工作在截止状态时，相当于一个断开的电子开关。静态特性当输入电压为高电平3V时，晶体管饱和导通，饱和状态下晶体管的输出电压uCE≤0.3V，即电源VCC供出的+5V电压几乎全部加在小灯泡RC两端，小灯泡点亮。此时，晶体管相当于一个闭合的电子开关，其等效电路如图（b）所示。当输入电压为低电平0V时，晶体管截止，截止状态下由于晶体管无传输和放大，因此小灯泡不亮，晶体管的输出电压uCE=+5V。此时，晶体管相当于一个断开的电子开关，其等效电路如图（c）所示。2023/7/22动态特性tui

0tic03Vt1t2tONtOFFICmax接通时间tON是指从ui上升沿开始至ic上升到0.9ICmax时所经历的时间。关断时间tOFF是从输入电压ui的下降跳变沿至ic下降到0.1Icmax时所经历的时间。接通时间和关断时间合称三极管的开关时间三极管的开关时间长短，决定了三极管的开关速度2023/7/22MOS管的开关特性静态特性MOS开关管电路示意图GSD当MOS管的UGS>UT时导通，漏极电流ID通过小灯泡使其点亮MOS管相当一个闭合的开关2023/7/22MOS管的开关特性静态特性MOS开关管电路示意图GSD当MOS管的UGS<UT时导通，漏极电流ID=0，小灯泡不亮。MOS管相当一个断开的开关MOS管的动态特性tui

0tiD0高电平t1t2tONtOFF接通时间tON是指从ui上升沿开始至iD上升到0.9IDmax时所经历的时间。关断时间tOFF是从输入电压ui的下降跳变沿至iD下降到0.1IDmax时所经历的时间。接通时间和关断时间合称MOS管的开关时间。MOS管的开关时间比双极型晶体管要长，开关性能较差。IDmaxSikaoti思考题132半导体二极管导通和截止时各有什么特点？其开关条件是什么？和理想开关相比，半导体二极管做为开关管主要缺点有哪些？双极型晶体管的开关条件是什么？为什么说晶体管饱和越深，其开关速度越慢？采取什么措施可提高晶体管的开关速度？MOS管的开关条件是什么？和双极型晶体管相比较，哪一种开关管的开关特性更好？速度更快？为什么？2023/7/222023/7/22教学内容2.2分立元件的门电路逻辑门由开关元件构成的逻辑电路，工作时状态像门一样按照一定条件和规律打开或关闭，被称为逻辑门。逻辑门开—允许信号通过；逻辑门关——信号被阻断。逻辑门是构成组合逻辑电路的基本单元，在数字电路中应用十分广泛。2023/7/22与门由二极管、电阻构成的逻辑电路，工作时按照一定条件和规律实现与逻辑功能的电路称为与门。分析与门电路的工作原理时，电路中的二极管均视为理想二极管：即二极管正向导通时相当一个0值电阻，二极管截止时相当一个∞电阻。VD1VD2＋VCCRVD3ABCF2023/7/22VD1VD2＋VCCRVD3与门ABCF①与门输入至少有一个为低电平0时；0V3V工作原理0V3V3V0V反偏截止！与门电路实现了输入有0，输出为0的与逻辑功能。②与门输入全部为高电平3V时：3V3V与门电路实现了输入全1，输出为1的与逻辑功能。与门电路图符号

&2023/7/22或门由二极管和电阻构成的、具有“有1出1，全0出0”或逻辑功能的电路称为或门。或门电路的输入至少是两个，输出为一个。为方便于或门工作过程的分析，电路中的二极管均按理想二极管处理：导通时电阻为0值，截止时电阻为∞。ABF－VCC2023/7/22或门①或门输入只要有一个为高电平1时；工作原理或门电路可实现输入有1，输出为1的或逻辑功能。②或门输入全部为低电平0时：或门电路可实现输入全0，输出为0的或逻辑功能。或门电路图符号

≥1AVD2B－VCCRF3V0V3V反偏截止！0V0V0VVD12023/7/22非门VTRC-VBB+VCCRB1RB2由三极管、电阻构成的逻辑电路，工作时按照一定条件和规律实现非逻辑功能的电路。非门中的三极管，工作状态只有导通和截止，当三极管导通时，非门打开信号通过，当三极管截止时，非门关断→信号不能通过。非门电路的三极管可以是双极型晶体管，也可以是MOS管。2023/7/22非门AF①非门输入为高电平时：工作原理3V0V截止！非门电路实现了输入为1，输出为0的非逻辑功能。②非门输入为低电平0V时：0V非门电路实现了输入为0，输出为1的非逻辑功能。非门电路图符号VTRC-VBB+VCCRB1RB2饱和导通ICS

1IC=0≈VCC2023/7/22分立元件的复合门有0出1；全1出0F

&AB

1F与门和非门可构成“与非”门与门非门F

&AB与非门图符号“与非”门是“与”门的非，因此：有1出0；全0出1F

≥1AB

1F或门和非门可构成“或非”门或门非门F

≥1AB或非门图符号“或非”门是“或”门的非，因此：2023/7/22分立元件的复合门两个与门和或门、非门可构成“与或非”门与或非门图符号“与或非”门的逻辑函数表达式为：

&AB

1F与门或门

&CD与门

≥1非门F

&AB

&CD

≥12023/7/22分立元件的复合门F

=1AB异或门的图符号F

=1AB异或门的功能用逻辑函数表示为：同或门的图符号同或门的功能用逻辑函数表示为：Sikaoti思考题132分立元件构成的基本逻辑门中，与门电路和或门电路突出的不同点是哪些？原理分析的方法相同吗？三种基本的逻辑门有哪些？试述它们的逻辑功能。双极型晶体管构成的反相器电路可作为非门使用，MOS管反相器能否做为非门？2023/7/222023/7/22TTL集成逻辑门集成电路简称IC。常见的数字集成电路为图示双列直插式芯片。集成芯片就象确定了输入和输出的“黑盒子”，其内部可能是非常复杂的电路。但对使用者而言，只要掌握查阅器件资料的方法，了解其逻辑功能并能正确使用即可。2023/7/22结构组成输入级中间级输出级输入输出输入级的形式ABF+VCCVD1VD2RABF-VCCVD1VD2R由二极管与门、或门构成的输入电路2023/7/22结构组成输入级中间级输出级输入输出输入级的形式具有单发射极或双发射级构成的三极管输入电路AF+VCCVDRAF+VCCVD1RVD2B

输入级通常用来完成TTL集成逻辑门对输入信号的放大作用F2=AF1=A+12VAR1R2

中间级的作用是对传输信号起耦合传递作用并作相应处理①当输入级传送的信

号为高电平时：饱和导通ICS低电平高电平②当输入级传送的信

号为低电平时：IES截止！IC=0低电平高电平高电平低电平结构组成输入级中间级输出级输入输出中间级的形式输出级的作用是完成TTL集成门对信号的输出并驱动负载动作结构组成输入级中间级输出级输入输出输出级的形式

射极输出形式三态门输出形式图腾结构输出形式复合管图腾输出形式典型TTL与非门电路组成R4R3R5R2R1ABC3kΩ+VCC750Ω100Ω300Ω3kΩ5VFVT1VT2VT3VT4VT5(uo)(ui)输入级中的多发射极晶体管可看作由多个晶体管的集电极和基极并联构成，作为TTL与非门的输入端。多个发射极的发射结可看作是多个钳位二极管，其作用是限制输入端可能出现的负极性干扰脉冲。VTl的引入，不但加快了晶体管VT2储存电荷的消散，提高了TTL与非门的工作速度，而且实现“与”逻辑功能。2023/7/22典型TTL与非门电路组成R4R3R5R2R1ABC3kΩ+VCC750Ω100Ω300Ω3kΩ5VFVT1VT2VT3VT4VT5(uo)(ui)中间级又称为倒相极，其作用是从VT2的集电极和发射极同时输出两个相位相反的信号，作为输出级中三极管VT3和VT5的驱动信号，同时控制VT4和VT5工作在两个截然相反的两种状态，以满足输出级互补工作的要求。三极管VT2还可将前级电流放大以供给VT5足够的基极电流。2023/7/22典型TTL与非门电路组成R4R3R5R2R1ABC3kΩ+VCC750Ω100Ω300Ω3kΩ5VFVT1VT2VT3VT4VT5(uo)(ui)由晶体管VT3、VT4、VT5和电阻R4、R5组成推拉式的互补输出电路。VT5导通时VT4截止，VT5截止时VT4导通。由于采用了推挽输出(又称图腾输出)，该电路不仅增强了带负载能力，还提高了工作速度。2023/7/22①输入端至少有一个为低电平时的工作情况3.6V0.3VR4R3R5R2R1ABC3kΩ+VCC750Ω100Ω300Ω3kΩ5VFVT1VT2VT3VT4VT5(uo)(ui)0.3V3.6V3.6V低电平对应的PN结导通，VT1的基极电位被固定0.3+0.7=1V1V1.4V5V显然VT1的集电结反偏，导致VT2、VT5截止。VT2截止时的集电极电位：V2C≈VCC=5VVT2管集电极+5V的电位足以使VT3、VT4导通并处于深度饱和状态。因R2和IB3都很小，均可忽略不计，所以：3.6V实现了有0出1的与非功能TTL与非门的工作原理2023/7/22②输入端全部为高电平时的工作情况3.6V0.3VR4R3R5R2R1ABC3kΩ+VCC750Ω100Ω300Ω3kΩ5VFVT1VT2VT3VT4VT5(uo)(ui)3.6V3.6V3.6V实现了全1出0的与非功能TTL与非门的工作原理2.1V1.4V显然VT1处于倒置工作状态，此时集电结做为发射结使用。倒置情况下，VT1可向VT2基极提供较大电流。深度饱和深度饱和VT2管深度饱和后，其发射极电流在电阻R3上产生的压降又为VT5管提供足够的基极电流使VT5管饱和导通，从而使与非门输出F点的电位等于VT5管的饱和输出典型值

F=0.3V0.3V2023/7/22典型TTL与非门电压传输特性uo/Vui/V1231234ABCDETTL与非门参数的测试要在一定条件下进行，一般要遵守的原则有：不用的输入端应悬空；输出高电平时不带负载；输出低电平时输出端应接规定的灌电流负载。2023/7/22典型TTL与非门电压传输特性uo/Vui/V1231234ABCDEUOHTTL与非门主要参数②UOH是被测与非门的一个输入端接地、其余输入端开路时，输出端的电压值。一般74系列的TTL与非门输出高电平的典型值为3.6V（产品规格为＞3V）。输出高电平2023/7/22典型TTL与非门电压传输特性uo/Vui/V1231234ABCDEUOLTTL与非门主要参数②UOL是被测与非门一输入端接1.8伏、其余输入端开路、负载接380Ω等效电阻时，测得输出端的电压值。典型值是0.3V（产品规格为<0.35V）。输出低电平2023/7/22典型TTL与非门电压传输特性uo/Vui/V1231234ABCDETTL与非门主要参数③关门电平UOFF：输出为0.9UOH时所对应的输入电压称关门电平UOFF。典型值为1V（产品规格为<0.8V）。UOFF2023/7/22典型TTL与非门电压传输特性uo/Vui/V1231234ABCDETTL与非门主要参数④开门电平UON：输出为0.35V时所对应的输入电压称开门电平UON。典型值为1.4V（产品规格为＞1.8V）。UON除此之外，还有阈值电压UTH和扇出系数NO等2023/7/22集电极开路的TTL与非门R1ABCR2+5VVT1VT2R3VT5F(uo)(ui)VT3VT4R4R5OC门的电路形式RL+VS图符号&2023/7/22①当OC门输入全为高电平时②OC门输入只要有一个为低电平时R1ABCR2+5VVT1VT2R3VT5F(uo)(ui)RL+VSOC门可实现与非功能实现了全1出0的与非功能0.3V3.6V3.6V3.6V0.3V+VS

实现了有0出1的与非功能工作原理2023/7/22普通的TTL与非门不允许直接驱动供电电压高于+5V的负载，而实际应用中经常会碰到这种情况；实际应用中有时还需要把若干个与非门的输出直接连在一起实现多个信号的与逻辑关系，具有图腾结构的TTL与非门无法做到。集电极开路的与非门—OC门的开发解决了上述问题。为什么开发OC门2023/7/22FOC门可实现线与功能ABF1&CDF2&RL+VS线与2023/7/22OC门可用于数字系统接口部分的电平转换ABF&RL+12VABF&＋VSOC门可用来直接驱动负载2023/7/22三态门（TSL）三态门简称作TSL门，是在普通TTL与非门的基础上，加上使能控制信号和控制电路构成的。ENVD2VD1R2023/7/22ENABF10011011110111100××高阻态三态门的真值表三态门使能端无效时，具有与非门功能；若使能端有效，则将无论输入如何，输出均为高阻态。2023/7/22利用三态门可以实现总线结构图示总线结构中，只要工作时控制各个三态门的门控端EN轮流为有效态，而且任何时候仅有一个为有效态，各三态门的输出信号在公共传输总线上就会轮流输送而互不干扰。2023/7/22另外，三态门还可做成单输入、单输出的总线驱动器。利用三态门还可以实现数据的双向传输当EN为有效态时，G1工作而G2为高阻态，数据D0经G1反相后送到总线上去；当EN为无效态时，G2工作而G1为高阻态，来自总线的数据经G2反相后由D1送出。2023/7/22ECL门电路ECL门ECL门电路是一种非饱和型高速数字集成逻辑门，其平均传输延迟时间可在2ns以下，是目前双极型电路中速度最高的。ECL门的特点：在工作过程中，不进入饱和区，电路无存储时间，因而速度非常高；此外，ECL基本单元具有或及或非两个输出端，灵活性强，易于构成各种复杂的逻辑电路。缺点是功耗大、逻辑摆幅小，抗干扰能力差。2023/7/22ECL门的基本单元VC2=VI单变量分相器由基本单元可知：ECL门电路的输入无论是高电平还是低电平，ECL基本单元中的两个三极管都不会进入饱和区，均工作在放大区，因此门的速度得到很大提高。目前ECL电路仅用于中、小规模的高速和超高速的集成电路中2023/7/22TTL集成电路的改进系列为了提高电路的工作速度和降低功耗，在74系列的基础上，人们相继研制出了一系列改进型TTL集成电路。74H系列改进措施一是在输出级采用了达林顿结构，这种结构进一步减小了门电路输出高电平时的输出电阻，从而提高了对负载电容的充电速度。二是将所有电阻的阻值降低了几乎一半，电阻的减小不仅缩短了电路中各结点电位上的上升时间和下降时间，也加速了三极管的开关过程

。2023/7/22肖特基三极管的开启电压很低，当肖特基二极管构成的集电结进入正向偏置时首先导通，将正向电压钳位在0.3~0.4V，从而有效地制止了三极管进入深度饱和，大大提高了集成电路的开关速度。但是，74S系列由于采用抗饱和三极管和减小了电路中的电阻，使得电路的功耗加大，导致电路输出低电平的升高，一般达0.5V左右。因此，实用中也不太理想。74S系列肖特基为降低功耗，大幅度地降低了集成电路内部各个电阻的阻值，同时将R5原来接地的一端改接到输出端，改进后的74LS系列集成电路的功耗仅为74系列的五分之一，74H系列的十分之一。2023/7/22为了缩短传输延迟时间，提高开关工作速度，在采用肖特基抗饱和三极管的基础上又进一步改进，使得74LS系列集成电路的传输延迟时间只有74系列的五分之一，74S系列的三分之一。74S系列肖特基实用中需注意在不同系列的TTL器件当中，只要器件型号的后几位数码相同，则它们的逻辑功能、外形尺寸、引脚排列就完全一样。2023/7/22TTL集成逻辑门的使用注意事项①集成电路又称为有源器件，加电才能工作。同一芯片可能集成多个门，但各门均共源、共地。连接时电源的正极和地端不允许接反，为防止干扰，通常应在电源输入端接入10μF～100μF的滤波电容。②数字逻辑电路和强电控制电路要分别接地，避免强电控制电路在地线上产生干扰。③在电源接通时，严禁插拔集成电路，因为电流的冲击可能造成集成芯片的永久性损坏。电源2023/7/22输入引脚①TTL集成电路芯片的输入端口为与逻辑关系时，多余的输入端可以悬空或通过一只1kΩ～10kΩ的电阻接电源正极，在前级驱动能力允许时，也可并接到一个已被使用的高电平输入端上。②TTL门输入端口为或逻辑关系时，闲置的输入端可以接低电平或直接接地，在前级驱动能力允许时，也可并接到一个已被使用的低电平输入端上。③对于与或非门中不使用的与门，该与门至少有一个输入端接地。2023/7/22输出引脚①输出端不允许直接与电源或地相接，否则可能使输出级的管子因电流过大而损坏。输出端可通过上拉电阻与电源正极相连，使输出高电平提升。②多个图腾结构的TTL与非门，输出端不能直接并联。③OC门的输出端可以并联使用以实现线与逻辑。OC门的公共输出端和电源正极之间应接负载电阻。④当集成电路的输出端接容性负载时，应在电容之前接≥2.7k的限流大电阻，避免在开机的瞬间，出现较大的冲击电流烧坏电路。2023/7/22思考题132TTL与非门如有多余输入端能不能与“地”相接？TTL或非门如有多余输入端能不能与5V电源相接或悬空？试述图腾结构的TTL与非门和OC门的主要区别是什么？三态门和普通TTL与非门有什么不同？主要应用在什么场合？Sikaoti5何谓“线与”？哪一种逻辑门能实现“线与”逻辑？4试通过实验记录。用内阻为20kΩ/V的万用表测量74LS00集成芯片中的一个门，在下列各种情况下：（1）其它输入端悬空；（2）其它输入端接5V电源；（3）其它输入端有一个接地；（4）其它输入端有一个接0.3V。测量该集成逻辑门上一个悬空输入端的电压，观察测量值为多少V？2023/7/22MOS集成逻辑门CMOS门的基本单元主要有反相器和传输门。①当ui＝0V为低电平时CMOS反相器②当ui＝VDD为高电平时VDD0V截止！反相器电路实现了输入为0，输出为1的非门逻辑功能。导通！VDD0V截止！导通！反相器电路实现了输入为1，输出为0的非门逻辑功能。若使导电沟道形成，VDD必须大于两管的开启电压之和2023/7/22①当控制端CP为高电平1时，传输门导通，数据从输入端传输到输出端。CMOS传输门②当控制端CP为低电平0时，传输门关闭，禁止传输数据。工作原理一个PMOS管和一个NMOS管并联后，可构成一个CMOS传输门2023/7/22CMOS与非门电路组成两个驱动管VTN1和VTN2相串联，两个负载管VTP1和VTP2相并联。VTP1和VTN1与VTP2和VTN2分别构成一对反相器。2023/7/22CMOS与非门工作原理①当输入A、B中有一个为低电平0时0V“1”阻断导通0V阻断导通阻断导通电路实现了输入有0，输出为1的与非逻辑功能。“1”②当输入A、B全为低电平0时2023/7/22CMOS与非门工作原理③A、B全部为高电平时“1”“1”导通阻断导通阻断“0”电路实现了输入全1，输出为0的与非逻辑功能。2023/7/22CMOS或非门电路组成两个驱动管VTN1和VTN2相并联，两个负载管VTP1和VTP2相串联。。2023/7/22CMOS或非门工作原理①当输入A、B中有一个为高电平1时“0”导通阻断导通阻断导通阻断电路实现了输入有1，输出为0的或非逻辑功能。“0”②当输入A、B全为高电平1时“1”“1”2023/7/22CMOS或非门工作原理③A、B全部为低电平时电路实现了输入全0，输出为1的或非逻辑功能。“0”“0”阻断导通阻断导通“1”2023/7/22CMOS逻辑门特点及使用注意事项CMOS逻辑门的特点010203040506CMOS逻辑门静态功耗非常小，仅有几个μW，因此使用CMOS集成门制作的设备成本低。CMOS门集成度高，由于只有多子导电，所以热稳定性好、抗辐射能力强。输入阻抗极高，通常可达108Ω。CMOS电路的抗干扰能力强，适合于特殊环境下工作。CMOS电路的电源电压允许范围宽。约为3~18V，十分方便于电路电源电压的选择。CMOS电路的逻辑摆幅大。VOL=0VVOH≈VDD。⑦扇出能力强，带同类门电路的个数多。低频时CMOS门几乎不考虑扇出能力问题；高频下扇出系数与工作频率有关。2023/7/22CMOS逻辑门的使用注意事项①CMOS集成电路的电源电压极性不能接反，否则会造成电路永久性失效。②CMOS集成门电路的电源电压选择得越高，电压的抗干扰能力就越强，但是，电源电压的选择最大不允许超过极限值18V。为防止通过电源引入干扰信号，应根据具体情况对电源进行去耦和滤波。电源2023/7/22CMOS逻辑门的使用注意事项①注意输入端的静电保护。开机时应先接通电路板电源，后开信号源电源；关机时先关信号源电源，再断开电路板电源。严禁带电插拔器件。②CMOS集成电路闲置不用的输入端不能悬空；与门和与非门闲置输入端应接高电平；或门和或非门的闲置输入端应接地。通常闲置输入端不宜与使用输入端并联使用，输入引脚2023/7/22CMOS逻辑门的使用