数字逻辑与数字系统设计-中国矿业大学中国大学mooc课后章节答案期末考试题库2023年

数字逻辑与数字系统设计_中国矿业大学中国大学mooc课后章节答案期末考试题库2023年AHDL语言的二元运算符算术运算规则中，如果两个操作数都是组节点，两组的长度必须相同

参考答案:

正确

任何一个时序电路，可能没有输入变量，也可能没有组合电路，但一定包含存储电路。

参考答案:

正确

CMOS电路的带负载能力和抗干扰能力均比TTL电路强

参考答案:

正确

TTL和CMOS两种集成电路与非门，其闲置输入端都可以悬空处理

参考答案:

错误

集成CMOS或非门电路多余输入端应该（）。

参考答案:

低电平_通过1K电阻接地

CMOS集成电路与TTL集成电路相比，具有（）优点。

参考答案:

抗干扰能力强_带负载能力强_工作电压范围宽_功耗低

CMOS集成电路包含（）管。

参考答案:

NMOS_PMOS

CMOS电路的电源电压范围较大，大约在（）。

参考答案:

3~18V

集成CMOS与非门多余输入端可以接（）。

参考答案:

电源正端

欲使JK触发器按Qn+1=/Qn工作，可使JK触发器的输入端（）。

参考答案:

J=K=Q

下列触发器中，不能在CP上升/下降沿翻转从而克服了空翻现象的是（）。

参考答案:

基本RS触发器

下列触发器中，没有约束条件的是（）。

参考答案:

边沿D触发器

描述触发器的逻辑功能的方法没有（）。

参考答案:

触发脉冲信号

D触发器是一种（）稳态电路。

参考答案:

双

所有的触发器都能用来构成计数器和移位寄存器。

参考答案:

错误

时序电路通常包含组合电路和存储电路两个组成部分，其中组合电路必不可少。

参考答案:

错误

一组4位二进制数要串行输入移位寄存器，时钟脉冲频率为1kHZ，则经过4ms可转换为4位并行数据输出。

参考答案:

正确

四位超前进位加法器74LS283提高了工作速度，原因在于（）

参考答案:

各位的进位是同时传递的

数值比较器一般仅能比较两个数值是否相等。

参考答案:

错误

下图所示为2个4位二进制数相加的串接全加器逻辑电路图，运算后的CoS3S2S1S0结果是（）【图片】

参考答案:

11000

半加器的进位输出端与输入端的逻辑关系是（）

参考答案:

与

下列（）从功能上说属于一对反操作。

参考答案:

数据选择器和数据分配器_译码器和编码器

在下列逻辑电路中，是组合逻辑电路的有（）

参考答案:

译码器_数值比较器_编码器_数据选择器

在下列逻辑电路中，不是组合逻辑电路的有（）

参考答案:

计数器

74LS85为四位二进制数据比较器。如果只进行4位数据比较，那么三个级联输入端ab，a=b应为：（）

参考答案:

ab接地，a=b接高电平

下列叙述错误的是：（）

参考答案:

实现两个一位二进制数相加的电路叫全加器

欲设计一个8位数值比较器，需要（）位数据输入及3位输出信号。

参考答案:

16

集成555电路在输出前端设置了反相器的主要原因是。

参考答案:

放电端电平和输出端电平保持一致_提高驱动负载能力

多谐振荡器的电路结构可归纳为和两部分。

参考答案:

正反馈延时环节_开关器件

数字系统中，常用将输入缓慢变化的信号变为矩形脉冲信号。

参考答案:

施密特触发器

555定时器构成的多谐振荡器如下图所示，其充电时间常数和放电时间常数为。【图片】

参考答案:

RAC,

RBC

用图(a)所示电路与图b所示集成四位数码比较器构成一个五位数码比较器，L、Q、G分别接到74LS85的串行输入端、、。【图片】

参考答案:

AB

若将一TTL异或门（输入端为A.B）当作反相器使用，则A.B端应（）连接？

参考答案:

A或B中有一个接1；

8线—3线优先编码器74LS148的优先权顺序是I7，I6，……I1，I0，输出Y2Y1Y0，输入低电平有效，输出为三位二进制反码输出。当I7I6，……I1I0为11100111时，输出Y2Y1Y0为（）。

参考答案:

011

可以用（）来描述一个组合逻辑函数。

参考答案:

真值表

下列电路中，不属于组合逻辑电路的是（）

参考答案:

寄存器

555定时器构成的多谐振荡器如下图所示，其振荡周期约为。【图片】

参考答案:

0.7(RA+2RB)C

单稳态触发器和多谐振荡器中的暂稳态时间与成正比。

参考答案:

R和C

采用主从结构的触发器,则触发方式为(）

参考答案:

脉冲触发方式

是单稳态电路输出脉冲宽度。

参考答案:

暂稳态时间

是编码的逆过程。

参考答案:

译码

二进制译码器的每一个输出信号就是输入变量的一个最小项。（）

参考答案:

正确

译码器实现组合逻辑函数时，依据的是逻辑函数的最简与或表达式。（）

参考答案:

错误

电子电路中的信号，包括模拟信号和（）。

参考答案:

数字信号

单稳态电路从稳态翻转到暂稳态取决于，从暂稳态翻转到稳态取决于。A.脉冲宽度B.R和CC.阈值电压D.输入脉冲信号

参考答案:

D,B

下列可以作为数据分配器的有（）。

参考答案:

74LS139_74LS138

下列芯片属于译码器的芯片是（）

参考答案:

74LS42_74LS48_74LS138

假设一低电平输出有效的四位二进制译码器的输入和输出信号分别为ABCD和【图片】,该译码器正常工作时，若ABCD=0110，则输出【图片】=（）

参考答案:

1

下面4种触发器中，抗干扰能力最强的是()

参考答案:

边沿D触发器

在以下各种电路中，属于时序电路的有（）。

参考答案:

寄存器

555构成的单稳态触发器的触发脉冲宽度ti与暂稳态维持时间tw之间应满足()。

参考答案:

ti

触发器是一种（）

参考答案:

双稳态电路

触发器的状态转换图如下，则它是：（）【图片】

参考答案:

D触发器

触发器由门电路构成，但它不同门电路功能，主要特点是具有（）

参考答案:

记忆功能

4位输入的二进制译码器，其输出应有（）位。

参考答案:

16

用3-8线译码器74HC138可以构成6-64线译码器，需要（）片74HC138。

参考答案:

9

已知74LS138译码器的输入三个使能端【图片】，地址码A2A1A0=011时，则输出Y7～Y0是()。

参考答案:

11110111

本课程主要内容包括（）。

参考答案:

FPGA_时序逻辑电路_数字系统设计方法_HDL

下列器件，属于数字器件的是（）。

参考答案:

FPGA_组合电路_存储电路_时序电路

4线-10线译码器输出状态只有F2=0，其余输出端都为1，则它的输入状态应取（）

参考答案:

0010

译码器，顾名思义就是把高低电平信号翻译成二进制代码。

参考答案:

错误

数字信号可以用0和1表示

参考答案:

正确

至少()片74197（集成4位二进制计数器）可以构成M=1212的计数。

参考答案:

3

组合逻辑电路中的竞争冒险是由()引起的。

参考答案:

门电路的延时

FPGA的英文是（）。

参考答案:

FieldProgrammableGateArray

组合逻辑电路输出和输入的关系可用（）表示。

参考答案:

逻辑表达式_真值表

序列信号发生器按照结构分为移位寄存器型和计数器型。

参考答案:

正确

将(01000101.1001)8421BCD转化成余三码的结果为（）

参考答案:

01111000.1100

序列信号有多少位就说序列信号长度是多少。

参考答案:

正确

能够产生序列信号的电路称为序列信号发生器。

参考答案:

错误

顺序脉冲发生器通常由（）电路组成。

参考答案:

译码器_计数器

顺序脉冲发生器称为（）。

参考答案:

节拍脉冲发生器_脉冲分配器

异步时序电路分析方法与同步时序逻辑电路分析方法相比，需要考虑每个触发器（）方程

参考答案:

时钟

时序逻辑电路主要有组合电路和（）组成

参考答案:

触发器##%_YZPRLFH_%##存储器

时序逻辑电路的分析就是根据给定的时序逻辑电路，分析出该电路的逻辑功能

参考答案:

正确

在移位寄存器的基础上增加（）现成移位寄存器型序列信号发生器。

参考答案:

反馈网络

时序逻辑电路中的基本单元电路是触发器

参考答案:

正确

时序逻辑电路按照结构可以分为同步时序逻辑电路和异步时序逻辑电路

参考答案:

错误

同步时序电路与异步时序电路相比，本质区别在于（）

参考答案:

所有触发器状态的变化是同时进行的_外部时钟信号作用于所有触发器的时钟端

时序逻辑电路与组合逻辑电路的本质区别在于（）

参考答案:

存储器_触发器_反馈支路

异步时序电路的分析方法与异步时序电路分析方法的区别在于（）

参考答案:

考虑每个触发器的时钟方程

同步时序电路与异步时序电路的区别，在于（）

参考答案:

外部时钟信号是否同时作用于触发器的时钟端

时序逻辑电路与组合逻辑电路的区别，主要在于（）

参考答案:

是否有存储电路

下列属于时序逻辑电路的器件是（）。

参考答案:

触发器_移位寄存器

将十进制小数转换为二进制数一般采用（）。

参考答案:

乘2取整法

将十进制数18转换成八进制是（）。

参考答案:

22

任何一位十六进制数最少可以用（）二进制数来表示。

参考答案:

4

用补码表示的有符号二进制数11010对应的十进制数是（）。

参考答案:

-6

将二进制数(11001.11)B转换成十进制数是（）

参考答案:

25.75

由逻辑门构成的电路是组合逻辑电路。

参考答案:

错误

顺序脉冲发生器就是将输入的脉冲序列变换成（）信号。

参考答案:

一组在时间上顺序出现的脉冲

数值比较器的串行级联扩展法结构简单，但运算速度通常比并联扩展方式低。

参考答案:

正确

现代电子技术的发展，目前集成电路器件处于（）阶段。

参考答案:

超大规模集成电路

将二进制数(11011011010)B转换成十六进制数是（）

参考答案:

6DA

将二进制数(1101.101)B转换成八进制数是()

参考答案:

15.5

将一个八进制数写成（783.64），对吗？

参考答案:

错误

时序逻辑电路通过存储器实现（）功能

参考答案:

记忆

时序逻辑电路的存储电路通常由（）组成

参考答案:

触发器##%_YZPRLFH_%##触发器组

描述时序逻辑电路的任意一种方法之间都可以相互转换

参考答案:

正确

当2个或2个以上的输入同时为有效信号时，优先编码器将只对优先级别高的输入进行编码。（）

参考答案:

正确

同步时序电路一定是莫尔（Moore）型电路

参考答案:

错误

存在反馈支路的组合逻辑电路一定是时序逻辑电路

参考答案:

错误

时序逻辑电路一定存在反馈支路

参考答案:

正确

时序电路的方程描述包括（）

参考答案:

状态方程_输出方程_驱动方程

时序逻辑电路的描述方法有（）

参考答案:

逻辑表达式_状态表_状态方程

可以作为时序逻辑电路的存储电路是（）

参考答案:

触发器

时序逻辑电路通常（）必不可少。

参考答案:

存储器

1KHz脉冲信号输给100进制计数器，得到频率为（）Hz脉冲信号。

参考答案:

10

4位二进制计数器实现（）进制计数器。

参考答案:

16

集成电极开路的TTL与非门又称为（）门。

参考答案:

OC

现代电子技术的发展，处于（）阶段。

参考答案:

集成电路时代

集成电路按照集成度分为（）。

参考答案:

超大规模_小规模_中规模_大规模

TTL电路的带负载能力用扇出系数来表示，扇出系数表示集成电路带门电路的个数多少。

参考答案:

错误

一个译码器若有100个译码输出端，则译码器地址输入端至少有（）个。

参考答案:

7

一个n位的二进制译码器有【图片】个输出端。（）

参考答案:

正确

用译码器来实现计算机输入/输出接口地址译码电路时，若所采用的译码器有3位地址码，则最多能控制台输入/输出设备。

参考答案:

8

74LS系列集成电路属于TTL型。

参考答案:

正确

74LS系列产品是TTL集成电路的主流，应用最为广泛。

参考答案:

正确

TTLOC门可以实现“线与”逻辑功能

参考答案:

正确

OC门能够实现（）功能

参考答案:

电平转换_线与

（）在计算机系统中得到了广泛的应用，其中一个重要用途是构成数据总线。

参考答案:

三态门

数字信号的高低电平的正确描述（）。

参考答案:

分别对应于一段电压范围

若将一个TTL异或门当做反相器使用，则异或门的A和B输入端应：（）。

参考答案:

B输入端接高电平，A输入端做为反相器输入端

触发器具有（）个稳定状态

参考答案:

2##%_YZPRLFH_%##二##%_YZPRLFH_%##两

TTL电路的电源电压为（）V。

参考答案:

＋5V

模拟信号的特点，体现在（）。

参考答案:

不易于传输_不易于存储_不易于运算

集成同步十进制计数器74160一定具有自启动能力。

参考答案:

正确

要求设计的任意进制计数器的模小于所用计数器芯片的计数器的模。

参考答案:

错误

同步清零端就是在清零端有效时不需要有效脉冲配合。

参考答案:

错误

同步十进制计数器与异步十进制计数器的区别在于前者触发器状态的翻转是同时发生的。

参考答案:

正确

数字信号的特点，体现在（）。

参考答案:

易于运算_易于传输_易于存储

模拟信号易于传输，不易于存储

参考答案:

错误

现代集成电路的代表芯片有（）。

参考答案:

SOPC_FPGA_DSP_单片机

数值比较器的扩展使用时，如需有较高的运算速度，则需采用扩展方式。

参考答案:

并行##%_YZPRLFH_%##并联

集成异步二进制计数器74293内部有4个触发器组成，能够实现（）进制计数器。

参考答案:

八进制计数器_十六进制计数器_二进制计数器

计数器按照计数增减趋势分为（）。

参考答案:

加计数器_可逆计数器

N位二进制计数器需要（）个触发器组成。

参考答案:

N

1路-4路数据分配器有()。

参考答案:

一个数据输入端，两个选择控制端，四个数据输出端

一个32选1数据选择器有个地址输入信号

参考答案:

5

电子电路，包括模拟电路和（）。

参考答案:

数字电路

边沿触发器的状态变化发生在CP上升沿或下降沿到来时刻，其他时间触发器状态均不变。

参考答案:

正确

计数器的异步清零端或置数端在计数器正常计数时应置为无效状态。

参考答案:

正确

由N个触发器构成的计数器，其最大的计数范围是N*N。

参考答案:

错误

一个触发器可记录一位二进制代码，它有（）个稳态。

参考答案:

2

如果需要实现【图片】逻辑关系，需要（）个2输入与门、一个2输入或门和一个非门组成

参考答案:

2##%_YZPRLFH_%##两

施密特触发器主要作用是、、等。

参考答案:

信号整形_幅度鉴别_波形变换

555时基电路构成的施密特触发器（5脚控制端通过电容接地），当电源电压为15V时，其回差电压为（）。

参考答案:

5V

集成555电路在控制电压端CO处加控制电压Vco，则C1和C2的基准电压将分别变为。A.2/3VcoB.1/3VcoC.VcoD.1/2Vco

参考答案:

C,D

集成555电路在CO端不使用时，比较器Cl的基准电压为，C2的基准电压为。A.2/3VccB.1/3VccC.VccD.1/2Vcc

参考答案:

A,B

TTL集成电路与非门，其闲置输入端不可以悬空处理。

参考答案:

错误

OC门可以不仅能够实现“总线”结构，还可构成与或非逻辑。

参考答案:

正确

8线－3线优先编码器74LS148接通电源后，其选通输出端输出低电平，则其原因可能是（）

参考答案:

无有效编码输入

十进制数25用8421BCD码表示为（）。

参考答案:

00100101

十进制5的4位循环码为（）

参考答案:

0111

将十进制数69.75转换成二进制数和8421BCD的结果为（）

参考答案:

1000101.1100，

01101001.01110101

十进制数895.7对应的余3码为（）

参考答案:

101111001000.1010

符合汉明距离为1的编码是()。

参考答案:

格雷码

和二进制数(10011)2等值数是()

参考答案:

19_(23)8_(00011001)8421_(01001100)余3码

下列编码中，属于有权码的是()。

参考答案:

5421BCD码_8421BCD码_2421BCD码

奇偶校验码只能发现错误，不能纠正错误。

参考答案:

正确

余3码不是BCD码

参考答案:

错误

一个译码器若有100个译码输出端，则译码器地址输入端至少有()个。

参考答案:

7

有一数码10010101，作为8421BCD码时，它相当于十进制数________。

参考答案:

95

下图所示电路的名称是；触发脉冲的宽度满足要求。【图片】

参考答案:

单稳态触发器，触发脉冲的宽度小于暂稳态时间

欲使集成555电路组成的振荡器停止振荡，应按处理。

参考答案:

复位端接低电平

单稳态电路可应用于以下哪种情况。

参考答案:

定时电路

逻辑函数F1＝∑m(2,3,4,8,9,10,14,15)和【图片】它们之间的关系是()。

参考答案:

F1=F2

设计一个裁判表决电路。裁判组由三个人组成：主裁判A、副裁判B和C。在判定一次比赛的结果时必须按照如下原则：只有当两个或两个以上裁判支持，并且其中有一个为主裁判时，比赛结果的裁决才有效。令A、B、C为1表示支持，为0表示反对。裁决Y为1表示有效，为0表示无效。下列表达式中能够实现该电路功能的是()

参考答案:

Y+AB+AC

当七段显示译码器的七个输出端状态为abcdefg=0011111时（高电平有效），译码器输入状态（8421BCD码）应为()

参考答案:

0110

用3-8线译码器74LS138可以构成6-64线译码器，最少需要()片74LS138

参考答案:

9

多路数据分配器可以直接由()来实现。

参考答案:

译码器

用四选一数据选择器实现函数【图片】，应使（）。【图片】

参考答案:

D0=D2=0,D1=D3=1

多路数据分配器可以直接由（）来实现。

参考答案:

译码器

在基本RS触发器中，输入端DS或/DS能使触发器处于()状态

参考答案:

置数##%_YZPRLFH_%##置1

实现多输入、单输出逻辑函数,应选()。

参考答案:

数据选择器

如果时序逻辑电路有8个状态，则至少需要（）位的二进制编码表示

参考答案:

3

同步时序逻辑电路设计与（）互为可逆过程

参考答案:

同步时序逻辑电路分析

若某个时序逻辑电路不能自启动，通过修改逻辑设计加以解决。

参考答案:

正确

若某个时序逻辑电路不能自启动，则可以通过预置数将电路状态置成有效循环状态中。

参考答案:

正确

在基本RS触发器中，输入端DR或/DR能使触发器处于()状态

参考答案:

清零##%_YZPRLFH_%##复位

同一逻辑功能的触发器，其电路结构一定相同。

参考答案:

错误

触发器有两个稳定状态，在外界输入信号的作用下，可以从一个稳定状态转变为另一个稳定状态。

参考答案:

正确

输入信号高电平有效的 RS触发器中，不允许的输入是（       ）

参考答案:

RS=11

下列触发器中，输入信号直接控制输出状态的是（    ）

参考答案:

基本RS触发器

实现单输入、多输出逻辑函数,应选()。

参考答案:

数据分配器

采用74LS160实现异步方式级联，其进位端需通过非门连接至高位74LS160的时钟端。

参考答案:

正确

已知用8选1数据选择器74LS151构成的逻辑电路如下图所示，则输出F的最简“与或”逻辑函数表达式是（）【图片】

参考答案:

F=

以下电路中，加以适当辅助门电路，适于实现单输出组合逻辑电路。

参考答案:

数据选择器_二进制译码器

优先编码器的特点是允许同时输入多个编码信号，但只对其中的信号进行编码。

参考答案:

优先级别最高##%_YZPRLFH_%##优先级最高##%_YZPRLFH_%##优先权最高##%_YZPRLFH_%##优先级别高

电子技术的应用范围，包括（）等方面。

参考答案:

工农业生产_军事与国防_日常生活_航空航天

8线－3线优先编码器74LS148接通电源后，若编码信号输入从【图片】~【图片】依次为01000101，则其编码输出为。

参考答案:

001

74LS163是4位二进制异步计数器。

参考答案:

错误

令J=K=T=1，可将JK触发器转换成T触发器。

参考答案:

错误

触发器输出端有两个稳定状态，即0态和1态。

参考答案:

正确

若用置数法来构成任意N进制计数器，则在状态循环过程中一定包含一个过渡状态，该状态同样不属于稳定循环状态的范围。

参考答案:

错误

编码器在任何时刻只能对一个输入信号进行编码。（）

参考答案:

正确

当用同步清零端来构成M进制计数器时，不需要借助过渡状态就可以实现反馈清零。

参考答案:

正确

当用异步清零端来构成M进制计数器时，一定要借助一个过渡状态M来实现反馈清零。

参考答案:

正确

采用4位比较器74LS85对两个四位二进制数进行比较时，先比较（）位。

参考答案:

最高

用比较器的相等输出端，可以用于下列哪些功能应用（）

参考答案:

不相等条件的判断_不相等条件的判断_数字电子锁

状态化简就是消除冗余状态，求得最小化的状态表

参考答案:

正确

状态编码就是十进制代码来表示状态数目

参考答案:

错误

三大图表也是描述时序逻辑电路的方法，三大图表描述法是指（）

参考答案:

状态图_状态表_逻辑图

两个二进制数之间的算术运算无论是加、减、乘、除，目前在数字计算机中都是化为若干步运算和移位进行的。

参考答案:

加法

三大方程是描述时序逻辑电路的方法，三大方程描述法是指（）

参考答案:

输出方程_驱动方程_状态方程

时序逻辑电路中仅有存储电路输出时，构成的电路类型通常称为（）型时序逻辑电路。

参考答案:

莫尔型

根据时序逻辑电路各个触发器接受（）信号的不同，分为同步时序逻辑电路和异步时序逻辑电路。

参考答案:

时钟脉冲控制

普通编码器的2个或2个以上的输入同时为有效信号时，输出将出现错误编码。（）

参考答案:

正确

8线－3线优先编码器74LS148接通电源后，无论编码输入怎样变化，所有输出均被封锁在高电平，则其原因可能是：（）

参考答案:

选通输入端没有接地

对于8线-3线优先编码器,下面说法正确的是()。

参考答案:

有8根输入线，3根输出线

电路在任何时刻只能有一个输入端有效。

参考答案:

普通二进制编码器

能够实现“有1出0、全0出1”功能的门电路是（）门。

参考答案:

或非

一个四输入的与非门，使其输出为1的输入变量取值组合有15种。

参考答案:

正确

逻辑门电路是数字逻辑电路中的最基本单元。

参考答案:

正确

对于D触发器，若CP脉冲到来前所加的激励信号D＝１，可以使触发器的状态（）

参考答案:

由×变1

利用与门、或门、非门可以构成复合门。

参考答案:

正确

所有的集成逻辑门，其输入端子均为两个或两个以上。

参考答案:

错误

属于复合逻辑门电路的是（）。

参考答案:

与或非_与非门_异或门

一个两输入端的门电路，当输入为10时，输出不是1的门电路为（）。

参考答案:

或非门

一个四输入的与非门，使其输出为0的输入变量取值组合有（）种。

参考答案:

1

具有“有0出1、全1出0”功能的逻辑门电路是（）。

参考答案:

与非门

具有“有1出0、全0出1”功能的逻辑门是（）。

参考答案:

或非门

（）的输出端可以直接并接在一起，实现“线与”逻辑功能。

参考答案:

OC门

8线—3线优先编码器的输入为【图片】，当优先级别最高的【图片】有效时，其输出【图片】的值是。

参考答案:

000

在时间上和幅值上都是连续的物理量称为数字信号

参考答案:

错误

设计一个对1000个符号进行二进制编码，则至少要（）位二进制数码。

参考答案:

10

在下列逻辑电路中，属于组合逻辑电路的有。

参考答案:

编码器_数据选择器_译码器

利用数据选择器可以实现数据分配器的功能。

参考答案:

错误

10线-4线优先编码器74LS147是高位优先编码电路（【图片】优先级最高），74LS147正常工作时，若输入信号【图片】，则输出【图片】为（）。

参考答案:

1111

数据选择器又称为多路选择器或多路开关电路，这种电路就相当于一个单刀单掷选择开关电路，当有控制信号时，该选择器处于接通状态，传输数据，相当于开关的接通状态。当没有控制信号时，该选择器处于断开状态，此时不能传输数据。

参考答案:

错误

只用4选1数据选择器扩展形成16选1数据选择器，需要个4选1数据选择器

参考答案:

5

模为64的二进制计数器，它有（）位触发器构成。

参考答案:

6

555定时器电源电压为VCC，构成施密特触发器其回差电压为()

参考答案:

1/3*Vcc

触发器也称单稳态触发器。

参考答案:

错误

下列触发器中有约束条件的是（）

参考答案:

基本RS触发器

“空翻”是指（）

参考答案:

在时钟信号作用时，触发器的输出状态随输入信号的变化发生多次翻转

在计数器电路中，同步置零与异步置零的区别在于置零信号有效时，同步置零还需要等到时钟信号到达时才能将触发器置零，而异步置零不受时钟的控制。

参考答案:

正确

实验中用的功能较强的74LS194是（）。

参考答案:

双向移位寄存器

为实现将JK触发器转换为D触发器，应使（）。

参考答案:

J=D,K=/D

D触发器只有时钟脉冲上升沿有效的品种。

参考答案:

错误

欲使JK触发器按Qn+1=0工作，可使JK触发器的输入端（）。

参考答案:

J=Q,K=1

数码寄存器具有数据（）功能。

参考答案:

存储

移位寄存器具有数码寄存和（）功能。

参考答案:

移位

若基本触发器的初始输入为R反为0，S反为=1，当R反由“0”→“1”且同时S反由“1”→“0”时，触发器的状态变化为（）。

参考答案:

“0”→“1”

移位寄存器实现双向移位和并行置数都需要选通门

参考答案:

正确

移位寄存器实现双向移位和并行置数都需要时钟

参考答案:

正确

移位寄存器能够实现计数功能。

参考答案:

正确

用移位寄存器可以构成8421BCD码计数器

参考答案:

错误

74194和74LS194都具有（）输入、（）输出方式

参考答案:

串行

并行_串行

串行_并行

并行_并行

串行

74LS194具有如下功能（）

参考答案:

左移_并行置数_数据保持_数据清零

用4位移位寄存器构成扭环形计数器时，共有（）个有效状态

参考答案:

8

多谐振荡器与单稳态触发器的区别之一是()

参考答案:

前者没有稳态，后者只有1个稳态

计数器型顺序脉冲发生器不可能产生竞争冒险。

参考答案:

错误

能够循环产生序列信号的电路称为（）。

参考答案:

序列信号发生器

用4位移位寄存器构成环形计数器时，共有（）个有效状态

参考答案:

4

对于D触发器，欲使Qn+1=Qn，应使输入D=（）。

参考答案:

Q

设计一组00101110，00101110，---，序列信号发生器，需要寄存器的位数是（）。

参考答案:

3

对于T触发器，当T=()时，触发器处于保持状态。

参考答案:

0

要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（）

参考答案:

11

触发器的反转条件是由触发输入与时钟脉冲共同决定的。（）

参考答案:

正确

R-S型触发器不具有()功能。

参考答案:

翻转

同步RS触发器用在开关去抖中得到应用。

参考答案:

错误

同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。

参考答案:

正确

下列触发器中不能用于移位寄存器的是()。

参考答案:

基本RS触发器

对于JK触发器，若希望其状态由0转变为1，则所加激励信号是()

参考答案:

1X

触发器是数字电路中具有记忆功能的基本逻辑单元。

参考答案:

正确

无论是用置零法还是用置数法来构成任意N进制计数器时，只要是置零或置数控制端是异步的，则在状态循环过程中一定包含一个过渡状态；只要是同步的，则不需要过渡状态。

参考答案:

正确

在下列触发器中，有约束条件的是（）。

参考答案:

同步RS触发器

存储8位二进制信息要（）个触发器。

参考答案:

8

图中所示D触发器是上升沿触发器【图片】

参考答案:

错误

实现74LS194移位寄存器清零功能需要外部时钟配合。

参考答案:

错误

逻辑函数的基本表达形式是与或式、或与式。

参考答案:

正确

逻辑函数的最简式一定是与或式

参考答案:

正确

逻辑函数的与或式一定是最简式

参考答案:

错误

函数的基本表达形式是（）

参考答案:

与或式_或与式

证明两个逻辑函数相等的方法（）

参考答案:

通过分别计算两个逻辑函数真值表相同的方法；_在输入变量全部组合顺序相同的情况下，通过分别画出两个输出波形的输出值相同来判断

代数法化简逻辑函数的表达式，通常是（）

参考答案:

与或式

对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=（）。

参考答案:

1

在时间上和幅值上都是连续的物理量称为模拟信号

参考答案:

正确

对于T触发器，若原态Qn=1，欲使新态Qn+1=1，应使输入T=（）。

参考答案:

0

四个全加器可以组成一个串行进位的四位数加法器（）

参考答案:

正确

加法器可以实现减法运算。（）

参考答案:

正确

利用四位二进制加法器74LS283可以实现()的逻辑功能。

参考答案:

减法_余3码转换为8421BCD码_加法_8421BCD码转换为余3码

用n个一位全加器串接起来，构成的n位加法器的优、缺点是（）

参考答案:

电路简单，运行速度慢

串行加法器的进位信号采用（）传递，并行加法器的进位信号采用（）传递

参考答案:

逐位，超前

用与非门构成的，输入信号高电平有效的基本RS触发器，当输入信号S= 0、R= 1  时，其逻辑功能为(        )

参考答案:

置0

自启动功能是任何一个时序电路都具有的。

参考答案:

错误

移位寄存器能够实现数据串-并转换功能。

参考答案:

正确

CPLD的英文是（）。

参考答案:

ComplexProgrammableLogicDevice

信号是信息的（）。

参考答案:

载体

对于JK触发器，若J=K，则可完成（）触发器的逻辑功能。

参考答案:

T

组合逻辑电路的输出只与当时的状态有关，而与电路的输入状态无关。它的基本单元电路是。（答案之间以逗号分开）

参考答案:

输入，原来，逻辑门##%_YZPRLFH_%##输入，原来，门电路

组合逻辑电路在任意时刻的稳定输出信号取决于。

参考答案:

该时刻的输入信号

组合逻辑电路通常由逻辑门和触发器组合而成。（）

参考答案:

错误

常用的消除组合逻辑电路中竞争冒险的方法有三种：发现并消除可能出现的互补变量运算、增加选通控制信号和使用滤波电路。（）

参考答案:

正确

下列哪些是组合逻辑电路设计的步骤？（）

参考答案:

画出逻辑电路_按照工程实际要求，列出电路真值表_列出逻辑函数表达式_根据所选择的门类型，变换并化简逻辑表达式

复合逻辑关系包括与或非·、与非·、或非、非等逻辑关系

参考答案:

错误

与或非、与非、异或非是复合逻辑关系

参考答案:

正确

对于触发器和组合逻辑电路，以下（    ）的说法是正确的。

参考答案:

只有触发器有记忆能力

函数【图片】，当变量的取值为时，将出现冒险现象。

参考答案:

A=1，C=0_B=C=1_A=0，B=0

与逻辑、或逻辑、非逻辑是基本的逻辑关系

参考答案:

正确

与【图片】相等的有（）

参考答案:

__

描述逻辑函数关系的形