存储器原理及相关技术

关于存储器原理及相关技术第1页，讲稿共39页，2023年5月2日，星期三1概述

1.1存储系统的分级结构 1.2半导体存储器的分类 1.3存储技术的发展2内存储器的构成原理

2.1存储器芯片的接口特性 2.2内存储器的设计3内存条及其相关技术

3.1概述 3.2内存条的主要性能指标 3.3内存条的双通道技术 3.4主流内存条简介第2页，讲稿共39页，2023年5月2日，星期三4虚拟存储器及存储管理

4.1虚拟存储器的基本概念 4.280486的段式存储器 4.380486的页式存储器 4.480486的段页式存储器5高速缓冲存储器

5.1高速缓存的工作原理 5.2地址映像 5.3替换算法和写策略 5.480486微处理器的高速缓存第3页，讲稿共39页，2023年5月2日，星期三1概述1.1存储系统的分级结构目前的微型计算机大都采用分级结构的存储系统，如图1所示。整个存储系统从内到外分为4级：CPU内部寄存器组、高速缓冲存储器、内存储器和外存储器。图1存储系统的分级结构示意图第4页，讲稿共39页，2023年5月2日，星期三1概述1.2半导体存储器的分类半导体存储器按存取方式不同，又可分为随机存取存储器（RandomAccessMemory,RAM）和只读存储器（ReadOnlyMemory,ROM）两大类。1．RAM随机存取存储器RAM可进一步分为静态RAM（StaticRAM,SRAM）和动态RAM（DynamicRAM,DRAM）两大类。SRAM访问速度明显快于DRAM，但需要6个晶体管才能存储并访问一位二进制数据，电路比DRAM复杂，集成度低，且价格较高。DRAM的优点是结构简单，只需要一个晶体管和一个电容就可以存储一位二进制信息，但DRAM需要定时刷新。第5页，讲稿共39页，2023年5月2日，星期三2．ROMROM存储器有多种类型，按照技术发展的进程，主要有以下几种：掩膜式ROM（maskROM）可编程ROM（ProgrammableROM,PROM）可擦除可编程ROM（ErasableProgrammableROM,EPROM）电可擦除可编程ROM（Electrically-ErasableProgrammableROM,EEPROM）闪存（FlashROM）1.3存储技术的发展存储技术的发展可以从两个方面来看，一是具体存储技术的发展，例如容量更大，速度更快，价格更低，体积更小等；另一方面是存储方式的重大变革。云计算(cloudcomputing)的核心思想是通过网络实现对大量资源的统一管理和调度，用户可以根据自身的需求获得服务，实现按需分配。第6页，讲稿共39页，2023年5月2日，星期三一般认为云计算包括以下三个层次的服务：基础设施级服务，平台级服务和应用级服务，如图2所示。图2云计算层次示意图第7页，讲稿共39页，2023年5月2日，星期三2内存储器的构成原理2.1存储器芯片的接口特性了解各种常用存储器芯片的接口特性是设计或扩展微型计算机存储系统的基础，而了解存储器芯片的接口特性，实质上就是了解它有哪些信号线，以及这些信号线与总线的连接方法。1．EPROM的接口特性典型的EPROM芯片有Intel公司的2716、2732、2764、27128、27256、27512等，容量分别为2K×8位、4K×8位、8K×8位、16K×8位、32K×8位和64K×8位。它们的外接信号线如图3所示。第8页，讲稿共39页，2023年5月2日，星期三图3典型EPROM芯片的外接信号线第9页，讲稿共39页，2023年5月2日，星期三2．EEPROM的接口特性EEPROM的突出特点是可以在线进行以字节为单位的读写。常用的EEPROM芯片有Intel公司的2816、2817和2816A、2817A、2864A等。图4给出了2816A和2817A的引脚排列及功能，两者的差别在于2817A比2816A多了一根说明存储芯片状态的信号线。图4常用EEPROM的外接信号线第10页，讲稿共39页，2023年5月2日，星期三3．SRAM的接口特性常用的SRAM芯片有2K×8位、4K×8位、8K×8、32K×8位和64K×8位等。图5给出了2KB、4KB和8KBSRAM芯片的引脚配置。图5常用SRAM的外部信号线第11页，讲稿共39页，2023年5月2日，星期三4．DRAM的接口特性常用的DRAM芯片有64K×l位、64K×4位、256K×l位、256K×4位、1M×1位、1M×4位和4M×l位等。图6给出了64K×l位DRAM芯片4564的引脚和结构示意图。图64564的引脚配置与内部结构第12页，讲稿共39页，2023年5月2日，星期三5．单列直插式DRAM存储器的接口特性微型计算机一般采用单列直插封装（SIMM）的内存条来构成具有32位或64位数据总线宽度的内存。内存条按容量分有256MB、512MB、1GB等多种。按内存条上所装存储器的位数分有9位和8位两种。9位的内存条带有奇偶校验位，功能全，对硬件的适应性好；而8位的内存条无奇偶校验位，成本相对较低。按电路板的引脚数又可分为30线和72线两种通用标准。第13页，讲稿共39页，2023年5月2日，星期三2内存储器的构成原理2.2内存储器的设计内存储器的设计一般包括以下三个步骤：存储器结构的确定，存储器芯片的选择，存储器的连接。1．存储器结构的确定存储器结构的确定主要指采用单存储体结构还是多存储体结构。外部数据总线为8位的微处理器，其存储器只需用单体结构；外部数据总线为16位的微处理器，一般采用双体结构，即两个8位的存储体；80486等32位的微处理器一般采用4体结构。第14页，讲稿共39页，2023年5月2日，星期三图780286存储器结示意图构图880386/80486存储器结构示意图第15页，讲稿共39页，2023年5月2日，星期三2．存储器的片选方法存储芯片的地址线与CPU的低位地址总线直接相连，CPU的高位地址信号线通过译码产生存储芯片的片选控制信号。高位地址信号线的译码方式有线选法、局部译码法和全译码法三种片选方法。图9存储器的片选信号产生方法第16页，讲稿共39页，2023年5月2日，星期三3．存储器连接存储器连接通常可按下列步骤进行：（1）根据系统实际装机存储容量，确定存储器在整个存储空间中的地址。（2）选择合适的存储芯片。（3）根据地址分配图表以及选用的译码器件，画出相应的地址位图，以此确定片选和片内单元选择的地址线，进而画出片选译码电路。（4）画出存储器的连接图。第17页，讲稿共39页，2023年5月2日，星期三例1：为地址总线为20位的8088微处理器设计一个容量为256KB的存储模块，要求EPROM区为128KB，地址从80000H开始，用2片27512芯片实现；RAM区为128KB，地址从A0000H开始，用2片74512芯片实现。分析：地址分配表见表1所示。第18页，讲稿共39页，2023年5月2日，星期三由于采用的存储芯片27512和74512的存储容量相同，译码电路比较简单，用一个74LS138译码芯片就可以实现。图10存储器接口电路第19页，讲稿共39页，2023年5月2日，星期三3内存条及其相关技术3.1概述大多数内存条采用的都是DRAM存储芯片，目前PC机大多采用SynchronousDRAM（SDRAM），即同步动态内存。习惯上内存的访问时间以纳秒为单位，但同步动态内存的工作频率受时钟信号控制，即随着时钟信号的节拍进行读写操作，因此同步动态内存的访问延迟时间（Latency）是时钟周期的（1～n）倍。3.2内存条的主要性能指标衡量内存条好坏的主要性能指标有容量、延迟时间以及内存带宽等。1．容量内存最小的存储单位为二进制位，最基本的存储单位为字节（byte），常用的数量级有千字节KB（1KB=1024B）、兆字节MB（1MB=1024KB）、吉字节GB（1GB=1024MB）。第20页，讲稿共39页，2023年5月2日，星期三2．CAS延迟时间tCL列地址选通（ColumnAddressStrobe，CAS）延迟时间tCL是反映内存读写速度最重要的性能指标，指从控制器发出列地址选通命令给内存，到内存开始提供数据之间的时间延迟。3．RAS到CAS延迟时间tRCD行地址选通到列地址选通延迟时间tRCD（RAS-to-CASDelay，RCD），指发出行地址选通RAS命令到发出列地址选通CAS命令之间的最小等待时间。4．行预充电时间tRP行预充电（RASPrecharge,RP）时间tRP。在对一行的访问期间要访问另一行时，需要关闭当前打开的行，再打开另一行，所需的时间即为行预充电时间。5．行激活时间tRAS行激活时间（RowActiveTime）tRAS。DDRSDRAM内存一般设为tCL+tRCD+2。第21页，讲稿共39页，2023年5月2日，星期三6．内存带宽(MemoryBandwidth)内存带宽是衡量内存吞吐率的性能指标，带宽越大越好。7．串行存在探测SPD串行存在探测(SerialPresenceDetect，SPD)是让计算机能够自动获取内存条相关配置信息的一种技术。

对于支持SPD的内存条，计算机就能够从内存条中读出参数设置，进而自动完成内存的参数设置，达到最稳定的性能。3.3内存条的双通道技术确切地说，双通道技术并不是内存技术，而是一种内存控制和管理技术，该技术采用两个64位的内存控制器，理论上能够用两条同等规格的内存使内存带宽增长一倍。

第22页，讲稿共39页，2023年5月2日，星期三前端总线是CPU与外界进行数据交换的最主要通道。外频是CPU与主板之间的同步运行频率，也是整个计算机系统的基准频率。英特尔Pentium4采用了四倍速率传输（QuadDataRate,QDR）技术，大大提高了前端总线的传输带宽，使得内存传输带宽成为限制系统性能的“瓶颈”。双通道技术则很好地解决这个问题。双通道技术的实现首先要求主板支持双通道，其次内存条也需要成对配置，一般都采用相同的内存条，这样有利于达到最佳效果。3.4主流内存条简介1．SDRSDRAMSDR是“SingleDataRate”的缩写，即“单倍速率”。“单倍速率”指在一个时钟周期内只能完成一次数据传输，其传输带宽为内存核心频率×64/8MB/s第23页，讲稿共39页，2023年5月2日，星期三2．DDRSDRAMDDR是“DoubleDataRate”的缩写，即“双倍速率”，在每个时钟周期可以完成两次读写操作，即在时钟信号的上升沿和下降沿都可以读写数据，该技术被称为“双泵”（doublepumping）。术语“等效频率”说明指一秒钟内完成的数据传输次数，单位应该是MT/s，但由于等效频率是核心频率乘以相应的倍数得到的，所以常常也就用MHz作为单位。DDR内存的等效频率是核心频率的两倍，传输带宽为核心频率×2×64/8MB/s3．DDR2SDRAMDDR2内存同样采用了“双泵”技术，其内部I/O总线频率为内存核心频率的两倍，两者结合起来，使得DDR2的等效频率是核心频率的4倍，也就是所谓的“4位预取”（4-bitprefetch）技术，所以DDR2内存传输带宽的计算公式为：核心频率×2（I/O总线频率倍增）×2（双倍速率）×64/8MB/s第24页，讲稿共39页，2023年5月2日，星期三DDR2内存、DDR内存以及SDR内存的频率对比如图11所示。图11DDR2、DDR和SDR内存的性能对比示意图第25页，讲稿共39页，2023年5月2日，星期三4．DDR3SDRAMDDR3内存不但明显降低了工作电压和能耗，而且进一步提升了数据传输率，达到了“8位预取”，其等效频率为核心频率的8倍，传输带宽计算公式为核心频率×4（I/O总线频率倍增）×2（双倍速率）×64/8MB/s

4虚拟存储器及存储管理4.1虚拟存储器的基本概念虚拟存储器技术是为满足用户希望增大内存容量的需求而提出来的。虚拟存储器由主存和辅存组成，辅存作为主存的扩充，由硬件和操作系统自动实现存储信息的调度和管理。对程序员来说，好像微型计算机有一个容量很大的主存。1.地址空间及地址虚拟地址空间，又称为虚存地址空间；主存地址空间，又称为实地址空间；辅存地址空间，也就是磁盘存储器的地址空间。第26页，讲稿共39页，2023年5月2日，星期三2.工作原理虚拟存储器的工作过程如图12所示，调度管理由硬件和操作系统自动实现，整个过程对于程序员来说是透明的。虚拟存储器的管理方式分为段式管理、页式管理和段页式管理。图12虚拟存储器的工作过程第27页，讲稿共39页，2023年5月2日，星期三4.280486的段式存储器段式管理根据程序需要将存储器划分为大小不同的块，称为段。使用虚拟存储器后需要通过地址映像和地址变换将虚拟地址变换为主存的物理地址，才能访问主存单元。80486的虚拟空间有64TB，在虚拟空间中编程用的逻辑地址为46位，其中低32位是偏移量，段寄存器中D2～D15位为逻辑地址的高14位，如图13所示。根据逻辑地址的高14位选择段描述符表中的段描述符，将段描述符中32位的段基址与逻辑地址中32位的偏移量相加得到32位的线性地址。在段式存储器管理模式中，线性地址就是CPU可直接访问的物理地址。第28页，讲稿共39页，2023年5月2日，星期三图13线性地址的生成4.380486的页式存储器在页式存储器中，80486微处理器把主存和辅存空间都分别划分为4KB的页。虚拟地址空间中的页称为虚页，主存地址空间中的页称为实页。1．地址映像与地址转换80486页式存储器通过页转换逻辑把线性地址转换为物理地址，页地址转换涉及三个概念：页目录表、页表和物理存储页。第29页，讲稿共39页，2023年5月2日，星期三（1）页目录表页目录表位于主存中，占用一个4KB的物理存储页。页目录表中最多包含1024项，每项4个字节，其中包含一个页转换表的物理地址，如图14所示。图14页目录项（2）页表页表本身也是一页，存放在主存中。一个页表中包含1024项，每项占4个字节，其中高20位（即实页号）×212即为物理页的首地址。页目录表最多可以完成210个页表的映射，每个页表完成210个页的映射，每页固定为4KB，因此通过页目录表和页表可以实现4GB的地址映射。线性地址转换成物理地址的地址转换过程如图15所示。第30页，讲稿共39页，2023年5月2日，星期三图15页式存储器的地址变换第31页，讲稿共39页，2023年5月2日，星期三2．旁路转换缓冲区80486设有一个称为旁路转换缓冲区（TranslationLoop-asideBuffer,TLB）的高速缓存，其中保存了32个最近使用过的页转换地址。这意味着若要访问相同的存储区域，其物理地址已经在TLB中，就不必访问页目录表和页表，其地址变换速度快，所以又把TLB称为快表，而存于主存中的页表称为慢表。据统计，对于一般程序来说，80486微处理器的TLB的命中率约为98%，也就是说，需要访问主存中二级页表的情况只占2%。由此可见，TLB极大地提高了页式存储器的性能。第32页，讲稿共39页，2023年5月2日，星期三4.480486的段页式存储器段页式存储器把主存空间分成固定大小的页，程序按模块分段，每个段再分成若干个页。段页式存储器的地址变换如图16所示。段页式存储器尤其适用于多用户系统，逻辑结构清晰，每个用户都有一个逻辑名（用户号），程序可按程序段编写，每个程序段又可分为多个页，系统效率较高。图16段页式存储器的地址变换第33页，讲稿共39页，2023年5月2日，星期三5高速缓冲存储器高速缓冲存储器（Cache）是位于CPU与主存之间的一种存储器，容量比主存小，速度比主存快。CPU需要数据时首先在Cache中查找，Cache中没有才从主存中读取。据统计CPU90%以上的存储器访问都发生在Cache中，只有不到10%的几率需要访问主存，即命中率可达90%以上，因此少量Cache可以极大地提高存储系统的访问速度。现在CPU一般都集成有一级高速缓存L1和二级高速缓存L2，高端的工作站或家用PC机还可能配置三级高速缓存L3，存储容量逐级增大，存取速度逐级降低。此外CPU内部还有一个专门用于地址转换的Cache，即快表TLB。TLB中存放操作系统页表的一部分，通过它可以提高虚地址转换为实地址的地址转换速度。CPU中完成地址转换的部件称为“存储器管理单元”（MemoryManagementUnit,MMU）。第34页，讲稿共39页，2023年5月2日，星期三5.1高速缓存的工作原理当CPU需要读写主存单元时，首先检查Cache中是否有所需数据，如果有就直接访问Cache，称为“命中”；如果没有就访问主存，并将主存单元所在的块调入Cache。如果Cache中没有空闲的块，还需要根据替换算法找出某个Cache块，将其写回主存，并从主存调入新的块。Cache块的大小是固定的，类似于虚拟存储器中的页，但Cache块的大小比页小得多。Cache块结构如图17所示。图17Cache块结构图标签是存储单元地址的一部分，存储单元的地址从高到低划分为标签、索引和块内偏移，如图18。图18Cache块结构图第35页，讲稿共39页，2023年5月2日，星期三5.2地址映像主存和Cache都划分为多个大小固定的块，由于Cache的容量远远小于主